本發(fā)明涉及一種基于跳頻電臺檢測設(shè)備的校準(zhǔn)方法和平臺，特別是一種基于互聯(lián)網(wǎng)VHF頻段跳頻電臺檢測設(shè)備的校準(zhǔn)方法和平臺。

背景技術(shù)：

隨著通信技術(shù)的發(fā)展，跳頻電臺檢測設(shè)備的校準(zhǔn)方法和平臺已經(jīng)成為了決定檢測設(shè)備的性能是否能夠滿足要求的重要依據(jù)。

在軟件設(shè)計(jì)方法出現(xiàn)以前，針對互聯(lián)網(wǎng)VHF頻段跳頻電臺檢測設(shè)備的校準(zhǔn)方法，多數(shù)采用手動測量，設(shè)計(jì)過程十分不規(guī)范，需要制定一種簡潔、有效合理的方法，這就需要找到一種基于互聯(lián)網(wǎng)VHF頻段跳頻電臺檢測設(shè)備的校準(zhǔn)方法。

目前，傳統(tǒng)的互聯(lián)網(wǎng)VHF頻段跳頻電臺檢測設(shè)備的校準(zhǔn)平臺只是針對檢測設(shè)備的模擬部分的指標(biāo)進(jìn)行校準(zhǔn)，特別是抗擾性部分及跳頻部分涉及的就更少了，如何針對互聯(lián)網(wǎng)VHF頻段跳頻電臺檢測設(shè)備的抗擾性部分及跳頻部分的校準(zhǔn)，建立可應(yīng)用于多種互聯(lián)網(wǎng)VHF頻段跳頻電臺檢測設(shè)備的校準(zhǔn)平臺是一個亟待解決的問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的是為了克服上述已有技術(shù)的不足，提供一種基于互聯(lián)網(wǎng)VHF頻段跳頻電臺檢測設(shè)備的校準(zhǔn)方法和平臺。

為了達(dá)到上述目的，本發(fā)明采用的技術(shù)方案是：

一種基于互聯(lián)網(wǎng)VHF頻段跳頻電臺檢測設(shè)備的校準(zhǔn)方法，包括軟件設(shè)計(jì)方法和硬件電路設(shè)計(jì)方法，分別由步驟S1和S2，共2個步驟完成，其中：

所述步驟S1為軟件設(shè)計(jì)方法，用以完成校準(zhǔn)計(jì)劃制定軟件設(shè)計(jì)、自動校準(zhǔn)軟件設(shè)計(jì)；

所述步驟S2為硬件電路設(shè)計(jì)方法，用以完成校準(zhǔn)源模件電路設(shè)計(jì)、接口單元模件設(shè)計(jì)，整體電路設(shè)計(jì)。

所述步驟S1還包含有步驟S11、S12、S13，共3個步驟，其中：

所述步驟S11完成校準(zhǔn)軟件設(shè)計(jì)，根據(jù)校準(zhǔn)方法，完整自動化校準(zhǔn)操作；

所述步驟S12完成用戶使用軟件設(shè)計(jì)，對用戶登錄，用戶管理，報(bào)告管理實(shí)現(xiàn)合理控制；

所述步驟S13完成驅(qū)動軟件設(shè)計(jì)，對儀表的控制達(dá)到自動化控制的功能。

所述S2還包含有步驟S21、S22和S23，共3個步驟，其中：

所述步驟S21完成校準(zhǔn)源模件電路設(shè)計(jì)，根據(jù)指標(biāo)要求，進(jìn)行跳頻源、定頻源、高穩(wěn)晶振設(shè)計(jì)；

所述步驟S22完成接口單元模件電路設(shè)計(jì)，根據(jù)校準(zhǔn)測試的要求，進(jìn)行開關(guān)控制板電路設(shè)計(jì)，同軸開關(guān)通道電路設(shè)計(jì)，遙控電路設(shè)計(jì)；

所述步驟S23完成整體電路設(shè)計(jì)，根據(jù)整體要求對整體進(jìn)行電路設(shè)計(jì)。

所述步驟S11，還包含有步驟S111、S112，共2個步驟，其中：

所述步驟S111確定校準(zhǔn)計(jì)劃的周期，制定方法；

所述步驟S112確定校準(zhǔn)軟件的校準(zhǔn)方法，根據(jù)校準(zhǔn)對校準(zhǔn)采用自動化軟件設(shè)計(jì)。

所述步驟S12，還包含有步驟S121、S122、S123，共3個步驟，其中：

所述步驟S121完成區(qū)分非法用戶和合法用戶，以及合法用戶的權(quán)限；

所述步驟S122完成按照條件進(jìn)行查詢，查詢完成后可以刪除報(bào)告或者打印報(bào)告；

所述步驟S123完成按照條件查找用戶信息、修改用戶信息、增加用戶信息和刪除用戶信息。

所述步驟S21，還包含有步驟S211、S212、S213，共3個步驟，其中：

所述步驟S211完成高穩(wěn)晶振電路的設(shè)計(jì)，提供標(biāo)準(zhǔn)的頻率信號；

所述步驟S212完成跳頻信號源的設(shè)計(jì)；

所述步驟S213完成定頻信號源的設(shè)計(jì)；

所述步驟S22，還包含有步驟S221、S222、S223，共3個步驟，其中：

所述步驟S221完成接口單元模件中開關(guān)控制部分的電路設(shè)計(jì)；

所述步驟S222完成同軸開關(guān)通路設(shè)計(jì)；

所述步驟S223遙控電路設(shè)計(jì)。

一種基于互聯(lián)網(wǎng)VHF頻段跳頻電臺檢測設(shè)備的校準(zhǔn)平臺，包括主控模件1、接口單元模件2、校準(zhǔn)源模件3、專用實(shí)時頻譜模件4、專用示波器模件5和專用電源模件6共6部分，且主控模件1與接口單元模件2、校準(zhǔn)源模件3、專用實(shí)時頻譜模件4、專用示波器模件5和專用電源模件6均呈雙向連接，接口單元模件4與校準(zhǔn)源模件3、專用實(shí)時頻譜模件4和專用示波器模件5呈雙向連接，校準(zhǔn)源模件3與電源模件6雙向連接，相結(jié)合構(gòu)成一個整體。其中：

所述主控模件1為模塊化結(jié)構(gòu)，還包括有Inter處理器11，串口處理模塊12，AC/DC轉(zhuǎn)換電路13，網(wǎng)口處理模塊14，用以完成對程序的處理，對其他模件的控制及與其他模件的信息交互。

所述接口單元模件2為模塊化結(jié)構(gòu)，還包括有單片機(jī)處理器21，DC/DC轉(zhuǎn)換電路22，開關(guān)處理模塊23，用以各種射頻通路的轉(zhuǎn)換，對其他模件的射頻信號進(jìn)行路由。

所述校準(zhǔn)源模件3為模塊化結(jié)構(gòu)，包括高穩(wěn)晶振模塊31，跳頻數(shù)傳射頻源模塊32，定頻射頻信號模塊33，時間頻率處理模塊34，用以提供標(biāo)準(zhǔn)的跳頻信號，定頻信號，以及產(chǎn)生所需的各類頻率。所述專用實(shí)時頻譜模件4為整體模件結(jié)構(gòu)，用以完成測試信號在頻域上的處理與顯示。

所述專用示波器模件5為整體模件結(jié)構(gòu)，用以完成測試信號在時域上的處理與顯示。

所述專用電源模件6為整體模件結(jié)構(gòu)，用以對所述校準(zhǔn)源模件3的提供內(nèi)部模塊電路所需的各類電壓。

值得特別說明的是：

1.本發(fā)明屬于一種基于互聯(lián)網(wǎng)VHF頻段跳頻電臺檢測設(shè)備的校準(zhǔn)方法和平臺，承擔(dān)著電臺檢測設(shè)備的計(jì)量校準(zhǔn)工作，測試時，平臺和被測設(shè)備相連之后，便可以自動化測試。

2.本發(fā)明工作時，對被測設(shè)備進(jìn)行遙控，平臺給被測設(shè)備下達(dá)各類遙控測試命令。

3.總的來說，本發(fā)明作為互聯(lián)網(wǎng)VHF頻段跳頻電臺檢測設(shè)備校準(zhǔn)方法和平臺，針對被測設(shè)備的通信體制及特性，配置內(nèi)部專用測試資源，完成了傳統(tǒng)的校準(zhǔn)方法和平臺不能完成的校準(zhǔn)測試任務(wù)，提高了平臺的利用效率，同時，本發(fā)明解決了目前普通電臺檢測設(shè)備不能完成的抗擾性及數(shù)傳的校準(zhǔn)，并且本發(fā)明還留有各類模擬接口，可以根據(jù)被測設(shè)備完全定制，使對通用檢測設(shè)備的自動測試實(shí)現(xiàn)更加容易，是以往的校準(zhǔn)方法和平臺不可比擬的?？傊?，具有設(shè)計(jì)合理，檢測快鍵，使用靈活，安裝方便，操作簡單等特點(diǎn)。

附圖說明

圖1是本發(fā)明軟件和硬件整體設(shè)計(jì)流程圖。

圖2是本發(fā)明軟件設(shè)計(jì)流程圖。

圖3是本發(fā)明校準(zhǔn)軟件設(shè)計(jì)流程圖。

圖4是本發(fā)明用戶使用軟件設(shè)計(jì)流程圖。

圖5是本發(fā)明硬件設(shè)計(jì)流程圖。

圖6是本發(fā)明校準(zhǔn)源模件設(shè)計(jì)流程圖。

圖7是本發(fā)明接口單元模件設(shè)計(jì)流程圖。

圖8是本發(fā)明整機(jī)架構(gòu)電原理圖。

圖9是本發(fā)明主控模件電原理圖。

圖10是本發(fā)明接口單元模件電原理圖。

圖11是本發(fā)明校準(zhǔn)源模件電原理圖。

圖中符號說明：

1為主控模件，

11為Inter處理器(Core i5)，

111為SSD固態(tài)存儲器，

112為DDR3內(nèi)存儲器，

12為串口處理模塊，

121為串口接口電路，

122為串口接口電路，

13為AC/DC轉(zhuǎn)換電路，

14為網(wǎng)口處理模塊，

141為網(wǎng)口接口電路，

142為網(wǎng)口接口電路，

143為網(wǎng)口接口電路，

144為網(wǎng)口接口電路；

2為接口單元模件，

21為單片機(jī)處理器(C8051f022)，

211為網(wǎng)口處理電路，

22為DC/DC轉(zhuǎn)換電路，

23為開關(guān)處理模塊，

231為同軸開關(guān)電路，

232為同軸開關(guān)電路

233為同軸開關(guān)電路；

3為校準(zhǔn)源模件，

31為高穩(wěn)晶振模塊，

32為跳頻數(shù)傳射頻源模塊，

321為綜合業(yè)務(wù)電路，

322為中頻/頻合電路，

323為射頻處理電路，

324為音頻處理電路，

33為定頻射頻信號模塊，

34為時間頻率處理模塊；

4為專用實(shí)時頻譜模件；

5為專用示波器模件；

6為專用電源模件。

具體實(shí)時方式

請參閱圖1至圖11所示，為本發(fā)明具體實(shí)施例。

從圖1至圖7可以看出：

一種基于互聯(lián)網(wǎng)VHF頻段跳頻電臺檢測設(shè)備的校準(zhǔn)方法，包括軟件設(shè)計(jì)方法和硬件電路設(shè)計(jì)方法，分別由步驟S1和S2，共2個步驟完成，其中：

所述步驟S1為軟件設(shè)計(jì)方法，用以完成校準(zhǔn)計(jì)劃制定軟件設(shè)計(jì)、自動校準(zhǔn)軟件設(shè)計(jì)；

所述步驟S2為硬件電路設(shè)計(jì)方法，用以完成校準(zhǔn)源模件電路設(shè)計(jì)、接口單元模件設(shè)計(jì)，整體電路設(shè)計(jì)。

所述步驟S1還包含有步驟S11、S12、S13，共3個步驟，其中：

所述步驟S11完成校準(zhǔn)軟件設(shè)計(jì)，根據(jù)校準(zhǔn)方法，完整自動化校準(zhǔn)操作；

所述步驟S12完成用戶使用軟件設(shè)計(jì)，對用戶登錄，用戶管理，報(bào)告管理實(shí)現(xiàn)合理控制；

所述步驟S13完成驅(qū)動軟件設(shè)計(jì)，對儀表的控制達(dá)到自動化控制的功能。

所述S2還包含有步驟S21、S22和S23，共3個步驟，其中：

所述步驟S21完成校準(zhǔn)源模件電路設(shè)計(jì)，根據(jù)指標(biāo)要求，進(jìn)行跳頻源、定頻源、高穩(wěn)晶振設(shè)計(jì)；

所述步驟S22完成接口單元模件電路設(shè)計(jì)，根據(jù)校準(zhǔn)測試的要求，進(jìn)行開關(guān)控制板電路設(shè)計(jì)，同軸開關(guān)通道電路設(shè)計(jì)，遙控電路設(shè)計(jì)；

所述步驟S23完成整體電路設(shè)計(jì)，根據(jù)整體要求對整體進(jìn)行電路設(shè)計(jì)。

所述步驟S11，還包含有步驟S111、S112，共2個步驟，其中：

所述步驟S111確定校準(zhǔn)計(jì)劃的周期，制定方法；

所述步驟S112確定校準(zhǔn)軟件的校準(zhǔn)方法，根據(jù)校準(zhǔn)對校準(zhǔn)采用自動化軟件設(shè)計(jì)。

所述步驟S12，還包含有步驟S121、S122、S123，共3個步驟，其中：

所述步驟S121完成區(qū)分非法用戶和合法用戶，以及合法用戶的權(quán)限；

所述步驟S122完成按照條件進(jìn)行查詢，查詢完成后可以刪除報(bào)告或者打印報(bào)告；

所述步驟S123完成按照條件查找用戶信息、修改用戶信息、增加用戶信息和刪除用戶信息。

所述步驟S21，還包含有步驟S211、S212、S213，共3個步驟，其中：

所述步驟S211完成高穩(wěn)晶振電路的設(shè)計(jì)，提供標(biāo)準(zhǔn)的頻率信號；

所述步驟S212完成跳頻信號源的設(shè)計(jì)；

所述步驟S213完成定頻信號源的設(shè)計(jì)；

所述步驟S22，還包含有步驟S221、S222、S223，共3個步驟，其中：

所述步驟S221完成接口單元模件中開關(guān)控制部分的電路設(shè)計(jì)；

所述步驟S222完成同軸開關(guān)通路設(shè)計(jì)；

所述步驟S223遙控電路設(shè)計(jì)。

從圖8可以看出：

本發(fā)明為一種基于互聯(lián)網(wǎng)VHF頻段跳頻電臺檢測設(shè)備的校準(zhǔn)平臺，包括主控模件1、接口單元模件2、校準(zhǔn)源模件3、專用實(shí)時頻譜模件4、專用示波器模件5和專用電源模件6共6部分，且主控模件1與接口單元模件2、校準(zhǔn)源模件3、專用實(shí)時頻譜模件4、專用示波器模件5和專用電源模件6均呈雙向連接，接口單元模件4與校準(zhǔn)源模件3、專用實(shí)時頻譜模件4和專用示波器模件5呈雙向連接，校準(zhǔn)源模件3與電源模件6雙向連接，相結(jié)合構(gòu)成一個整體。

結(jié)合圖8和圖9可以看出：

所述主控模件1為模塊化結(jié)構(gòu)，還包括有Inter處理器11，串口處理模塊12，AC/DC轉(zhuǎn)換電路13，網(wǎng)口處理模塊14，其中：

所述Inter處理器11的第16腳至22腳，依次分別與所述串口處理模塊12的第6腳至12腳相連接，用以進(jìn)行芯片間的數(shù)據(jù)通信。

所述Inter處理器11的第220腳至224腳，依次分別與所述AC/DC轉(zhuǎn)換電路13的第0腳至4腳相連接，同時所述串口處理模塊12的第0腳至4腳依次與所述AC/DC轉(zhuǎn)換電路13的第0腳至4腳相連接，用以對Inter處理器11和串口處理模塊12提供所需的各路電源。

所述Inter處理器11的第150腳至160腳，依次分別與所述網(wǎng)口處理模塊14的第0腳至10腳相連接，用以進(jìn)行芯片間的數(shù)據(jù)通信。

所述Inter處理器11，還包括有SSD固態(tài)存儲器111，DDR3內(nèi)存儲器112，其中：

所述Inter處理器11的第0腳至7腳，依次分別與所述SSD固態(tài)存儲器111的第0腳至7腳相連接，所述Inter處理器11的第8腳至15腳依次分別與所述DDR3內(nèi)存儲器112相連接，用以完成Inter處理器11工作時的數(shù)據(jù)讀取和存儲。

所述SSD固態(tài)存儲器111，用以存放程序及數(shù)據(jù)。

所述DDR3內(nèi)存儲器112，用以所述Inter處理器11工作時數(shù)據(jù)的存放和讀取。所述串口處理模塊12包括串口接口電路121，串口接口電路122其中：

所述串口處理模塊12的第14腳至23腳與所述串口接口電路121的第0至9腳相連接，同時又與所述串口接口電路122的第0至9腳依次并聯(lián)，用以完成對所述串口接口電路121和所述串口接口電路122的串口數(shù)據(jù)處理。

所述串口接口電路121的第10至19腳，與接插件XP5相連接，用以與所述校準(zhǔn)源模件3串口通信。

所述串口接口電路122的第10至19腳，與接插件XP6相連接，用以與所述接口單元模件2串口通信。

所述網(wǎng)口處理模塊14包括網(wǎng)口接口電路141，網(wǎng)口接口電路142，網(wǎng)口接口電路143，網(wǎng)口接口電路144其中：

所述網(wǎng)口處理模塊14的第10至18腳依次分別與所述網(wǎng)口接口電路141的第1至8腳相連接，用以完成對所述的網(wǎng)口接口電路141的網(wǎng)絡(luò)數(shù)據(jù)處理。

所述網(wǎng)口處理模塊14的第19至27腳依次分別與所述網(wǎng)口接口電路142的第1至8腳相連接，用以完成對所述的網(wǎng)口接口電路142的網(wǎng)絡(luò)數(shù)據(jù)處理。

所述網(wǎng)口處理模塊14的第28至36腳依次分別與所述網(wǎng)口接口電路143的第1至8腳相連接，用以完成對所述的網(wǎng)口接口電路143的網(wǎng)絡(luò)數(shù)據(jù)處理。

所述網(wǎng)口處理模塊14的第37至45腳依次分別與所述網(wǎng)口接口電路144的第1至8腳相連接，用以完成對所述的網(wǎng)口接口電路144的網(wǎng)絡(luò)數(shù)據(jù)處理。

所述網(wǎng)口接口電路141的第9至16腳，與接插件XP2相連接，用以與專用電源模件6互連。

所述網(wǎng)口接口電路142的第9至16腳，與接插件XP3相連接，用以與專用示波器模件5互連。

所述網(wǎng)口接口電路143的第9至16腳，與接插件XP4相連接，用以與專用實(shí)時頻譜模件件4互連。

所述網(wǎng)口接口電路144的第9至16腳，與接插件XP5相連接，用以與校準(zhǔn)源模件3互連。

結(jié)合圖8和圖10可以看出：

所述接口單元模件2為模塊化結(jié)構(gòu)，還包括有單片機(jī)處理器21，DC/DC轉(zhuǎn)換電路22，開關(guān)處理模塊23，其中：

所述單片機(jī)處理器21的第1腳至2腳，依次分別與所述DC/DC轉(zhuǎn)換電路22的第1至2腳相連接，同時所述DC/DC轉(zhuǎn)換電路22的第3至4腳依次分別與開關(guān)處理模塊23的第1腳至2腳相連接，用以給所述單片機(jī)處理器21和開關(guān)處理模塊23提供各種電源。

所述單片機(jī)處理器21的第9腳至15腳，依次分別與所述開關(guān)處理模塊23的第3至9腳相連接，用以與所述開關(guān)系統(tǒng)23數(shù)據(jù)通信。

所述單片機(jī)處理器21包括網(wǎng)口處理電路211，其中：所述單片機(jī)處理器21的第3至8腳依次分別與所述網(wǎng)口芯片211的第0至5腳相連接。所述網(wǎng)口芯片211，與接插件XP1相連接，用以與所述主控模件1相連接。

所述開關(guān)處理模塊23還包括有同軸開關(guān)電路231，同軸開關(guān)電路232，同軸開關(guān)電路233其中：

所述開關(guān)處理模塊23的第10腳至15腳，依次分別與所述同軸開關(guān)電路231的第0腳至5腳相連接，用以同軸開關(guān)的控制。

所述開關(guān)處理模塊23的第16腳至18腳，依次分別與所述同軸開關(guān)電路232的第0腳至3腳相連接，用以同軸開關(guān)的控制。

所述開關(guān)處理模塊23的第19腳至21腳，依次分別與所述同軸開關(guān)電路233的第0腳至3腳相連接，用以同軸開關(guān)的控制。

所述開關(guān)處理模塊23的第30腳至31腳，與接插件XP5相連接，用以與被測設(shè)備的互連。

所述開關(guān)處理模塊23的第32腳至45腳，與接插件XP6相連接，用以與被測設(shè)備的互連。

所述開關(guān)處理模塊23的第46腳至50腳，與接插件XP7相連接，用以與被測設(shè)備的互連。

所述同軸開關(guān)電路231的第6腳至11腳，與接插件XP2相連接，用以與所述校準(zhǔn)源模件3互連。

所述同軸開關(guān)電路232的第6腳至11腳，與接插件XP3相連接，用以與所述專用實(shí)時頻譜模件4互連。

所述同軸開關(guān)電路233的第6腳至11腳，與接插件XP4相連接，用以與所述專用示波器模件5互連。

結(jié)合圖8和圖11可以看出：

所述校準(zhǔn)源模件3為模塊化結(jié)構(gòu)，包括高穩(wěn)晶振模塊31，跳頻數(shù)傳射頻源模塊32，定頻射頻信號模塊33，時間頻率處理模塊34，其中：

所述高穩(wěn)晶振模塊31的第1腳與2腳，依次分別與所述信號源33的第2腳至3腳相連接，用以提供標(biāo)準(zhǔn)頻率源。

所述高穩(wěn)晶振模塊31的第3腳與4腳，依次分別與所述跳頻數(shù)傳射頻源模塊32的第2腳至3腳相連接，用以提供標(biāo)準(zhǔn)頻率源。

所述高穩(wěn)晶振模塊31的第5腳與6腳，依次分別與所述時間頻率處理模塊34的第2腳至3腳相連接，用以提供標(biāo)準(zhǔn)頻率源。

所述高穩(wěn)晶振模塊31的第7腳與8腳，與接插件XP1相連接，用以與所述專用電源模件6互連。

所述跳頻數(shù)傳射頻源模塊32還包括有綜合業(yè)務(wù)電路321，中頻/頻合電路322，射頻處理電路323，音頻處理電路324，其中：

所述跳頻數(shù)傳射頻源模塊32的第5至10腳，依次分別與所述綜合業(yè)務(wù)電路321的第1腳至6腳相連接，用以AD/DA轉(zhuǎn)換。

所述跳頻數(shù)傳射頻源模塊32的第11至25腳，依次分別與所述中頻/頻合電路322的第20腳至34腳相連接，用以產(chǎn)生一中頻和二中頻信號。

所述跳頻數(shù)傳射頻源模塊32的第26至45腳，依次分別與所述射頻處理電路323的第15腳至34腳相連接，用以射頻信號的放大的發(fā)射。

所述跳頻數(shù)傳射頻源模塊32的第77至110腳，依次分別與所述音頻處理電路324的第18腳至51腳相連接，用以完車音頻信號的采樣。

所述跳頻數(shù)傳射頻源模塊32的第48至55腳，與接插件XP5相連接，用以與所述主控模件1互連。

所述跳頻數(shù)傳射頻源模塊32的第150至160腳，與接插件XP3相連接，用以與所述接口單元模件2互連。

所述定頻射頻信號模塊33的第7腳至15腳，與接插件XP4相連接，用以與所述主控模件1互連。

所述定頻射頻信號模塊33的第3腳至4腳，與接插件XP1相連接，用以與所述電源模件6互連。

所述時間頻率處理模塊34的第5腳至10腳，與接插件XP1相連接，用以與所述電源模件6互連。

所述時間頻率處理模塊34的第11腳至16腳，與接插件XP2相連接，用以與所述接口單元模件2互連。

本發(fā)明主要模塊型號依次分別為：Inter處理器11為Corei5，單片機(jī)處理器21為C8051f022，高穩(wěn)晶振模塊31為SYN3303，其余為工業(yè)級通用件。

以上實(shí)施例，僅為本發(fā)明的較佳實(shí)例而已，用以說明本發(fā)明的技術(shù)特征和可實(shí)施性，并非用以限定本發(fā)明的申請專利權(quán)利；同時以上的描述，對于熟知本技術(shù)領(lǐng)域的專業(yè)人士應(yīng)可明了并加以實(shí)施，因此，其他在未脫離本發(fā)明所揭示的前提下所完成的等效的改變或修飾，均應(yīng)包含在所述的申請專利范圍之內(nèi)。