一種應(yīng)用于正交分頻復(fù)用傳輸系統(tǒng)的并行處理交織器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及通信編碼領(lǐng)域，更具體地，設(shè)及一種應(yīng)用于正交分頻復(fù)用傳輸系統(tǒng)的 并行處理交織器。
【背景技術(shù)】
[0002] 隨著通信技術(shù)與數(shù)字信號(hào)處理技術(shù)的發(fā)展，正交頻分復(fù)用（0FDM，化thogonal 化equency Division Multiplexing)技術(shù)成為移動(dòng)通信的主流技術(shù)，現(xiàn)在的第四代移動(dòng)網(wǎng) 絡(luò)通信技術(shù)（4G)與無(wú)線(xiàn)局域網(wǎng)（WLAN，Wireless Local Area化twork)應(yīng)用的都是OFDM技 術(shù)。智能移動(dòng)終端的逐漸普及與在線(xiàn)高清視頻播放等高帶寬應(yīng)用的需求，人們對(duì)無(wú)線(xiàn)通信 的數(shù)據(jù)速率要求越來(lái)越高，因此通信技術(shù)需要繼續(xù)發(fā)展。目前，無(wú)線(xiàn)通信技術(shù)IE邸802.11 系列是主要標(biāo)準(zhǔn)，主要有16邸802.11、16邸802.1化/3八/11和16邸802.1化/1。最新的 802.1 Iac最高數(shù)據(jù)傳輸速率可達(dá)6.93化PS。在移動(dòng)通信技術(shù)中，最新的LTE-A最高數(shù)據(jù)傳輸 速率達(dá)到600Mbps。運(yùn)些高數(shù)據(jù)傳輸率的通信標(biāo)準(zhǔn)在其發(fā)送物理層中往往需要可靠的高速 的交織器進(jìn)行編碼。
[0003] 所謂交織是通信系統(tǒng)中進(jìn)行數(shù)據(jù)處理采用的一種技術(shù)，本質(zhì)上就是改變信息比特 串的數(shù)據(jù)結(jié)構(gòu)而不改變數(shù)據(jù)的內(nèi)容的一種方式。移動(dòng)無(wú)線(xiàn)通信在陸地可變參信道上，傳輸 數(shù)據(jù)是經(jīng)常成串地發(fā)生差錯(cuò)的，運(yùn)是由于持續(xù)較長(zhǎng)的深衰落谷點(diǎn)會(huì)影響到相鄰一串的比特 數(shù)據(jù)。在信道解碼的時(shí)候，無(wú)法將一串丟失數(shù)據(jù)還原，只能檢測(cè)和校正單個(gè)的差錯(cuò)或者不太 長(zhǎng)的差錯(cuò)。解決運(yùn)個(gè)問(wèn)題需要交織技術(shù)。交織技術(shù)就是將一帖或者一個(gè)符號(hào)的比特?cái)?shù)據(jù)串 按照一定的公式重新排列組合，即是將相鄰的比特?cái)?shù)據(jù)串變成不相鄰，原來(lái)的順序擾亂，在 信道傳輸中即使丟失一大串，也能將運(yùn)些差錯(cuò)變成單個(gè)或者很短的比特串差錯(cuò)。再通過(guò)糾 錯(cuò)功能，恢復(fù)到原來(lái)的信息。
[0004] 通信技術(shù)的發(fā)展極大提高數(shù)據(jù)傳輸?shù)耐掏侣剩瑪?shù)據(jù)吞吐率從2Mbps到54Mbps到 300Mbps，甚至達(dá)到6.93加 PS;運(yùn)都對(duì)基帶處理數(shù)據(jù)提出較高的要求，交織器是基帶里的其 中一個(gè)模塊，在同等數(shù)據(jù)傳輸吞吐率下，考慮到實(shí)際的性能、功耗、延時(shí)、面積等參數(shù)，串行 交織器的實(shí)現(xiàn)要求數(shù)據(jù)處理速率過(guò)大，會(huì)造成整體功耗過(guò)高，然而并行處理的交織器的性 能會(huì)尤為突出，設(shè)計(jì)并行處理的交織器至關(guān)重要。
[0005] 傳統(tǒng)的交織器在硬件實(shí)現(xiàn)上有兩種方法，分別是查表法和地址生成法，查表法是 在預(yù)先的ROM上寫(xiě)好置換的地址，通過(guò)讀取ROM上地址，將數(shù)據(jù)寫(xiě)入RAM中，然后順序讀出數(shù) 據(jù)。運(yùn)種硬件實(shí)現(xiàn)方法簡(jiǎn)單，但代價(jià)是大量ROM資源被損耗，集成面積較大。但目前大部分交 織器都采用地址生成法，就是根據(jù)公式，智能生成所需的地址，然而采用地址生成法很多是 串行輸入串行輸出，無(wú)法根據(jù)輸入輸出的特點(diǎn)，并行輸出或者串行輸出，而且在高數(shù)據(jù)吞吐 率下，需要較高的運(yùn)行時(shí)鐘。運(yùn)對(duì)低功耗設(shè)計(jì)往往非常不利。

【發(fā)明內(nèi)容】

[0006] 為了克服上述的缺點(diǎn)，需要提出一種用于通信數(shù)據(jù)編碼中交織的新方法，利用交 織的規(guī)律，智能地根據(jù)輸入輸出的需求或串行輸出或并行輸出。本發(fā)明的目的在于提供一 種應(yīng)用于正交分頻復(fù)用傳輸系統(tǒng)的并行處理交織器，該交織器采用并行處理且具有復(fù)雜度 較低的特點(diǎn)，是用于正交頻分復(fù)用(OFDM)傳輸系統(tǒng)中處理編碼數(shù)據(jù)的，其特點(diǎn)是允許并行 輸入并行輸出，通過(guò)并行來(lái)進(jìn)行交織，比串行處理更快，功耗更低。
[0007]為達(dá)到上述目的，本發(fā)明采用的技術(shù)方案如下：
[000引一種應(yīng)用于正交分頻復(fù)用傳輸系統(tǒng)的并行處理交織器，其中正交分頻復(fù)用傳輸系 統(tǒng)包括一個(gè)發(fā)射機(jī)，發(fā)射機(jī)采用并行交織器處理編碼數(shù)據(jù)，所述并行處理交織器包括一、= 級(jí)交織處理模塊、二級(jí)交織處理模塊和總控制模塊；
[0009] 所述一、立級(jí)交織處理模塊，用于處理一級(jí)交織與=級(jí)交織，其中一、=級(jí)交織處 理模塊包括數(shù)據(jù)地址生成單元和兵鳥(niǎo)RAM存儲(chǔ)單元；
[0010] 數(shù)據(jù)地址生成單元，該單元用于生成讀寫(xiě)地址，主要的讀寫(xiě)地址生成采用3個(gè)參數(shù) (分別為碼元的長(zhǎng)度、交織的列數(shù)，交織行數(shù))來(lái)控制;分別控制行寫(xiě)列讀等功能。
[0011] 兵鳥(niǎo)RAM存儲(chǔ)單元，該兵鳥(niǎo)RAM存儲(chǔ)單元通過(guò)兵鳥(niǎo)操作，將數(shù)據(jù)寫(xiě)入與讀出同時(shí)進(jìn) 行;所述的兵鳥(niǎo)RAM存儲(chǔ)單元中，每個(gè)兵鳥(niǎo)存儲(chǔ)又包括兩組，每組有6個(gè)RAM的存儲(chǔ)結(jié)構(gòu)，所述 的兵鳥(niǎo)RAM存儲(chǔ)單元，由上述數(shù)據(jù)地址生成單元生成的地址來(lái)控制兵鳥(niǎo)RAM,即控制具體的 RAM組中的某個(gè)RAM用于寫(xiě)入數(shù)據(jù)，所述交織數(shù)據(jù)輸出只需要控制哪個(gè)兵鳥(niǎo)，哪組RAM來(lái)輸出 6位數(shù)據(jù)。
[0012] 所述二級(jí)交織處理模塊，用于對(duì)QAM調(diào)制方式進(jìn)行交織處理;所述二級(jí)交織處理模 塊，根據(jù)計(jì)數(shù)器控制，改變輸入的數(shù)據(jù)的次序；
[0013] 總控制模塊與數(shù)據(jù)地址生成單元、兵鳥(niǎo)RAM存儲(chǔ)單元、二級(jí)交織處理模塊連接，上 述數(shù)據(jù)地址生成模塊還與兵鳥(niǎo)RAM存儲(chǔ)模塊連接。
[0014] 優(yōu)選地，所述的總控制模塊根據(jù)傳輸?shù)乃饕?，控制著并行處理交織器的各個(gè)可 變參數(shù)，包括各個(gè)計(jì)數(shù)器的最大值與調(diào)制方式相關(guān)的每個(gè)子載波所包含編碼比特?cái)?shù)Nbpcps。
[0015] 優(yōu)選地，所述正交分頻復(fù)用傳輸系統(tǒng)之前需要進(jìn)行卷積編碼與刪余處理，數(shù)據(jù)經(jīng) 過(guò)卷積編碼與刪余處理后由串行轉(zhuǎn)為并行，或者又由并行處理的卷積編碼與刪余輸出更多 位的并行數(shù)據(jù)；
[0016] 并行數(shù)據(jù)輸入到并行處理交織器，再并行輸出給調(diào)制映射；
[0017] 并行數(shù)據(jù)輸入到并行處理交織器，使能信號(hào)開(kāi)啟，W高位數(shù)據(jù)存儲(chǔ)到一個(gè)兵鳥(niǎo)RAM 中的上一組RAM,低位數(shù)據(jù)存儲(chǔ)到一個(gè)兵鳥(niǎo)RAM中的下一組RAM,根據(jù)調(diào)制方式，每組RAM開(kāi)啟 多少個(gè)RAM;輸出時(shí)候，生成地址控制每組RAM循環(huán)輸出。
[0018] 所述利用兵鳥(niǎo)結(jié)構(gòu)，實(shí)現(xiàn)連續(xù)流水線(xiàn)操作。
[0019] 與現(xiàn)有技術(shù)相比，所述本發(fā)明的交織器優(yōu)點(diǎn)在于：一方面可W進(jìn)行一次讀寫(xiě)完成 交織，大大減少RAM多次操作的開(kāi)銷(xiāo);并且所述的交織器能夠斷點(diǎn)處理數(shù)據(jù)，另一方面，并行 交織處理器可W有更高帶寬處理數(shù)據(jù)，滿(mǎn)足高速工作的需求，還可W智能地根據(jù)調(diào)制方式 來(lái)控制輸出位數(shù)，滿(mǎn)足OFDM的調(diào)制方式。該交織器能夠?qū)崿F(xiàn)工作時(shí)延小，動(dòng)態(tài)功耗低，硬件 復(fù)雜度低，無(wú)線(xiàn)局域網(wǎng)中性能較優(yōu)。
【附圖說(shuō)明】
[0020] 為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn) 有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本 發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可W 根據(jù)運(yùn)些附圖獲得其他的附圖。
[0021 ]圖1是本發(fā)明并行處理的交織器的交織結(jié)構(gòu)圖。
[0022] 圖2是本發(fā)明并行處理的交織器的一級(jí)交織原理圖。
[0023] 圖3是本發(fā)明并行處理的交織器的二級(jí)交織原理圖。
[0024] 圖4是本發(fā)明并行處理的交織器所適用的(FDM傳輸機(jī)的發(fā)射模型示意圖。
[0025] 圖5是本發(fā)明并行處理的交織器的輸入比特?cái)?shù)據(jù)流的示例圖。
[0026] 圖6是本發(fā)明并行處理的交織器的一級(jí)交織模塊中存儲(chǔ)結(jié)構(gòu)示例與交織操作方法 示例圖。
[0027] 圖7是本發(fā)明并行處理的交織器的一級(jí)交織模塊讀寫(xiě)地址生成示意圖。
[00%]圖8是本發(fā)明并行處理的交織器的二級(jí)交織模塊中64QAM調(diào)制方式的交織操作方 法示意圖，（a)是64QAM的第一種變換，（b)是64QAM的第二種變換。
【具體實(shí)施方式】
[0029] 為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清晰，W下結(jié)合附圖1~8及實(shí)施例，對(duì) 本發(fā)明從原理和結(jié)構(gòu)上進(jìn)一步詳細(xì)說(shuō)明。值得注