移位寄存器單元及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及通信技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置。
【背景技術(shù)】
[0002]薄膜晶體管液晶顯示器(TFT-1XD)驅(qū)動(dòng)器主要包括柵極驅(qū)動(dòng)電路和數(shù)據(jù)驅(qū)動(dòng)電路，其中，柵極驅(qū)動(dòng)電路將輸入的時(shí)鐘信號(hào)通過(guò)移位寄存器單元轉(zhuǎn)換后加在液晶顯示面板的柵線上，柵極驅(qū)動(dòng)電路可以與TFT形成具有相同工藝并與TFT —起同時(shí)形成在LCD面板上。柵極驅(qū)動(dòng)電路包括具有多級(jí)的移位寄存器單元，每級(jí)均連接到相應(yīng)的柵極線以輸出柵極驅(qū)動(dòng)信號(hào)。柵極驅(qū)動(dòng)電路的各級(jí)彼此相連，起始信號(hào)輸入至各級(jí)中的第一級(jí)并順序的將柵極驅(qū)動(dòng)信號(hào)輸出至柵極線，其中當(dāng)前級(jí)的輸入端連接到上一級(jí)的輸出端，并且下一級(jí)的輸出端連接到當(dāng)前級(jí)的控制端。
[0003]在IXD面板設(shè)置上述結(jié)構(gòu)的柵極驅(qū)動(dòng)電路，其每一級(jí)移位寄存器單元包括如圖1所示的結(jié)構(gòu)。圖1所示的移位寄存器單元，包括10個(gè)薄膜晶體管和I個(gè)電容，用于實(shí)現(xiàn)移位寄存器單元的輸出和復(fù)位功能；同時(shí)消除因柵極驅(qū)動(dòng)電路中各交流時(shí)鐘信號(hào)的變化而產(chǎn)生的干擾噪聲，提高信號(hào)的輸出及移位寄存器單元的穩(wěn)定性；但是，較多的薄膜晶體管需要較大的布線空間，使得整個(gè)移位寄存器單元的尺寸較大，并且由于每一移位寄存器單元對(duì)應(yīng)一行柵線掃描信號(hào)的輸出，因此，柵極驅(qū)動(dòng)電路需要占用較大的空間，進(jìn)而導(dǎo)致液晶顯示器的體積較大，不利于實(shí)現(xiàn)顯示面板的窄邊框設(shè)計(jì)；并且，較多數(shù)目的薄膜晶體管也會(huì)導(dǎo)致移位寄存器的功耗較大，進(jìn)而導(dǎo)致整個(gè)顯示面板的功耗較高。

【發(fā)明內(nèi)容】

[0004]本發(fā)明實(shí)施例提供了一種移位寄存器單元及驅(qū)動(dòng)方法、柵極驅(qū)動(dòng)電路和顯示裝置，用于減小顯示面板的體積，同時(shí)降低顯示面板的功耗。
[0005]本發(fā)明實(shí)施例提供的一種移位寄存器單元，所述移位寄存器單元包括輸入模塊、輸出模塊、復(fù)位模塊、下拉控制模塊和下拉模塊，其中，
[0006]所述輸入模塊，用于響應(yīng)輸入信號(hào)和第一時(shí)鐘信號(hào)，將輸入信號(hào)通過(guò)作為所述輸入模塊輸出端的第一節(jié)點(diǎn)提供給輸出模塊；
[0007]所述復(fù)位模塊，用于響應(yīng)復(fù)位信號(hào)，將低電平電壓信號(hào)提供給第一節(jié)點(diǎn)；
[0008]所述輸出模塊，用于響應(yīng)第一節(jié)點(diǎn)的電壓信號(hào)，將第二時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)提供給輸出端子；
[0009]所述下拉控制模塊，用于響應(yīng)第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)、第一節(jié)點(diǎn)的電壓信號(hào)和復(fù)位信號(hào)，將第一時(shí)鐘信號(hào)提供給作為所述下拉控制模塊的輸出端的第二節(jié)點(diǎn)；以及，響應(yīng)于第一節(jié)點(diǎn)的電壓信號(hào)，將低電平電壓信號(hào)提供給第二節(jié)點(diǎn)；
[0010]所述下拉模塊，用于響應(yīng)第二節(jié)點(diǎn)的電壓信號(hào)和第一時(shí)鐘信號(hào)，將低電平電壓信號(hào)提供給第一節(jié)點(diǎn)和輸出端子；
[0011]其中，所述第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)的占空比均為1/3。
[0012]本發(fā)明實(shí)施例提供的移位寄存器單元，包括:用于響應(yīng)輸入信號(hào)和第一時(shí)鐘信號(hào)，將輸入信號(hào)通過(guò)作為所述輸入模塊輸出端的第一節(jié)點(diǎn)提供給輸出模塊的輸入模塊；用于響應(yīng)復(fù)位信號(hào)，將低電平電壓信號(hào)提供給第一節(jié)點(diǎn)的復(fù)位模塊；用于響應(yīng)第一節(jié)點(diǎn)的電壓信號(hào)，將第二時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)提供給輸出端子的輸出模塊；用于響應(yīng)第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)和復(fù)位信號(hào)，將第一時(shí)鐘信號(hào)提供給作為所述下拉控制模塊的輸出端的第二節(jié)點(diǎn)，并且響應(yīng)于第一節(jié)點(diǎn)的電壓信號(hào)，將低電平電壓信號(hào)提供給第二節(jié)點(diǎn)的下拉控制模塊；以及用于響應(yīng)第二節(jié)點(diǎn)的電壓信號(hào)和第一時(shí)鐘信號(hào)，將低電平電壓信號(hào)提供給第一節(jié)點(diǎn)和輸出端子的下拉模塊；其中，所述第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)的占空比均為1/3。由于該移位寄存器單元中，采用3個(gè)其占空比均為1/3的時(shí)鐘信號(hào)，利用時(shí)鐘信號(hào)的時(shí)序錯(cuò)位，在同一觸發(fā)信號(hào)觸發(fā)下，利用一個(gè)移位寄存器單元在兩行的時(shí)間內(nèi)分別對(duì)N行和N+1行輸出柵線掃描信號(hào)，從而實(shí)現(xiàn)一個(gè)移位寄存器單元對(duì)應(yīng)兩行柵極驅(qū)動(dòng)信號(hào)的輸出，大幅度減小了對(duì)柵極驅(qū)動(dòng)電路設(shè)計(jì)布線所需的空間，有利于減小顯示面板的體積，實(shí)現(xiàn)顯現(xiàn)面板的窄邊框設(shè)計(jì)；同時(shí)還可以降低顯示面板的功耗。
[0013]較佳的，所述輸入模塊包括:
[0014]第一薄膜晶體管M1，其柵極和漏極連接輸入信號(hào)端，源極連接第一節(jié)點(diǎn)；
[0015]第二薄膜晶體管，其柵極連接第一時(shí)鐘信號(hào)端，漏極連接輸入信號(hào)端，源極連接第一節(jié)點(diǎn)。
[0016]該輸入模塊中，第一薄膜晶體管Ml的柵極與源極同時(shí)連接該移位寄存器單元的輸入信號(hào)端，漏極連接第一節(jié)點(diǎn)，因此當(dāng)所述輸入信號(hào)端的輸入信號(hào)給高電平時(shí)，所述第一薄膜晶體管Ml導(dǎo)通，將所述輸入信號(hào)提供給第一節(jié)點(diǎn)；且由于第二薄膜晶體管的柵極連接第一時(shí)鐘信號(hào)輸入端，漏極連接輸入信號(hào)端，源極連接第一節(jié)點(diǎn)，因此當(dāng)?shù)谝粫r(shí)鐘信號(hào)為高電平時(shí)，所述第二薄膜晶體管導(dǎo)通，通過(guò)所述第二薄膜晶體管將輸入信號(hào)提供給第一節(jié)點(diǎn)。
[0017]較佳的，所述復(fù)位模塊包括:
[0018]第三薄膜晶體管，其柵極連接復(fù)位信號(hào)端，漏極連接第一節(jié)點(diǎn)，源極連接低電平電壓信號(hào)。
[0019]由于所述第三薄膜晶體管的柵極連接復(fù)位信號(hào)端，漏極連接第一節(jié)點(diǎn)，源極連接低電平電壓信號(hào)，因此復(fù)位信號(hào)為高電平時(shí)，所述第三薄膜晶體管導(dǎo)通，將所述低電平信號(hào)提供給第一節(jié)點(diǎn)。
[0020]較佳的，所述輸出模塊包括:
[0021]第一輸出模塊，用于響應(yīng)第一節(jié)點(diǎn)的電壓信號(hào)，將第二時(shí)鐘信號(hào)提供給第一輸出端子；
[0022]第二輸出模塊，用于響應(yīng)第一節(jié)點(diǎn)的電壓信號(hào)，將第三時(shí)鐘信號(hào)提供給第二輸出端子。
[0023]該輸出模塊中，當(dāng)?shù)谝还?jié)點(diǎn)的電壓信號(hào)為高電平時(shí)，通過(guò)所述第一輸出模塊和第二輸出模塊分別將第二時(shí)鐘信號(hào)和第三時(shí)鐘信號(hào)提供給第一輸出端子和第二輸出端子。
[0024]較佳的，所述第一輸出模塊包括:
[0025]第四薄膜晶體管，其柵極連接第一節(jié)點(diǎn)，漏極連接第二時(shí)鐘信號(hào)端，源極連接第一輸出端子；
[0026]電容，連接在第一節(jié)點(diǎn)和第一輸出端子之間。
[0027]該第一輸出模塊中，當(dāng)?shù)谝还?jié)點(diǎn)為高電平時(shí)，所述第四薄膜晶體管導(dǎo)通，將所述第二時(shí)鐘信號(hào)提供給第一輸出端子；所述電容，則用于保持第一節(jié)點(diǎn)的電位，使得第四薄膜晶體管在一定時(shí)間內(nèi)保持導(dǎo)通狀態(tài)。
[0028]所述第二輸出模塊包括:
[0029]第五薄膜晶體管，其柵極連接第一節(jié)點(diǎn)，漏極連接第三時(shí)鐘信號(hào)端，源極連接第二輸出端子。
[0030]該第二輸出模塊中，當(dāng)?shù)谝还?jié)點(diǎn)為高電平時(shí)，所述第五薄膜晶體管導(dǎo)通，將所述第三時(shí)鐘信號(hào)提供給第二輸出端子。
[0031]較佳的，所述下拉控制模塊包括:
[0032]第一下拉控制模塊，用于響應(yīng)第一時(shí)鐘信號(hào)、第二時(shí)鐘信號(hào)和第一節(jié)點(diǎn)的電壓信號(hào)，將第一時(shí)鐘信號(hào)提供給第二節(jié)點(diǎn)；
[0033]第二下拉控制模塊，用于響應(yīng)復(fù)位信號(hào)，將第一時(shí)鐘信號(hào)提供給第二節(jié)點(diǎn)；
[0034]第三下拉控制模塊，用于響應(yīng)第一節(jié)點(diǎn)的電壓信號(hào)，將低電平電壓信號(hào)提供給第二節(jié)點(diǎn)。
[0035]該下拉控制模塊中，當(dāng)?shù)谝粫r(shí)鐘信號(hào)或第二時(shí)鐘信號(hào)為高電平，且第一節(jié)點(diǎn)的電壓信號(hào)為低電平時(shí)，通過(guò)所述第一下拉控制模塊將第一時(shí)鐘信號(hào)提供給第二節(jié)點(diǎn)；當(dāng)所述復(fù)位信號(hào)為高電平時(shí)，通過(guò)所述第二下拉控制模塊將第一時(shí)鐘信號(hào)提供給第二節(jié)點(diǎn)；當(dāng)?shù)谝还?jié)點(diǎn)的電壓信號(hào)為高電平時(shí)，通過(guò)所述第三下拉控制模塊將低電平電壓信號(hào)提供給第二節(jié)點(diǎn)。
[0036]較佳的，所述第一下拉控制模塊包括:
[0037]第六薄膜晶體管，其柵極和漏極同時(shí)連接第一時(shí)鐘信號(hào)端，源極連接第三節(jié)點(diǎn)；
[0038]第七薄膜晶體管，其柵極連接第三節(jié)點(diǎn)，漏極連接第一時(shí)鐘信號(hào)端，源極連接第二節(jié)點(diǎn)；
[0039]第八薄膜晶體管，其柵極連接第二時(shí)鐘信號(hào)端，漏極連接第一時(shí)鐘信號(hào)端，源極連接第三節(jié)點(diǎn)；
[0040]第九薄膜晶體管，其柵極連接第一節(jié)點(diǎn)，漏極連接低電平電壓信號(hào)，源極連接第三節(jié)點(diǎn)。
[0041]該第一下拉控制模塊中，當(dāng)?shù)谝粫r(shí)鐘信號(hào)為高電平，且第一節(jié)點(diǎn)的電壓信號(hào)為低電平時(shí)，所述第六薄膜晶體管和第七薄膜晶體管導(dǎo)通，第九薄膜晶體管截止，將第一時(shí)鐘信號(hào)提供給第二節(jié)點(diǎn)；當(dāng)?shù)诙r(shí)鐘信號(hào)為高電平，且第一節(jié)點(diǎn)的電壓信號(hào)為低電平時(shí)，所述第八薄膜晶體管和第七薄膜晶體管導(dǎo)通，第九薄膜晶體管截止，將第一時(shí)鐘信號(hào)提供給第二節(jié)點(diǎn)。
[0042]較佳的，所述第二下拉控制模塊包括:
[0043]第十薄膜晶體管，其柵極連接復(fù)位信號(hào)端，漏極連接第一時(shí)鐘信號(hào)端，源極連接第二節(jié)點(diǎn)。
[0044]該第二下拉控制模塊中，當(dāng)復(fù)位信號(hào)端為高電平時(shí)，所述第十薄膜晶體管導(dǎo)通，將第一時(shí)鐘信號(hào)提供給第二節(jié)點(diǎn)。
[0045]較佳的，所述第三下拉控制模塊包括:
[0046]第十一薄膜晶體管，其柵極連接第一節(jié)點(diǎn)，漏極連接低電平電壓信號(hào)，源極連接第二節(jié)點(diǎn)。
[0047]當(dāng)?shù)谝还?jié)點(diǎn)的電壓信號(hào)為高電平時(shí)，所述第十一薄膜晶體管導(dǎo)通，將所述低電平電壓信號(hào)提供給第二節(jié)點(diǎn)。
[0048]較佳的，所述下拉模塊包括:
[0049]第一下拉模塊，用于響應(yīng)第二節(jié)點(diǎn)的電壓信號(hào)，將低電平