一種移位寄存器單元、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法。
【背景技術(shù)】
[0002]隨著顯示技術(shù)的不斷發(fā)展，越來越多的顯示裝置采用陣列基板行驅(qū)動(dòng)(Gate OnArray，以下簡(jiǎn)稱GOA)技術(shù)，這種GOA技術(shù)是直接將柵極驅(qū)動(dòng)電路集成在陣列基板的非顯示區(qū)域上，在很大程度上縮小了陣列基板的邊框?qū)挾?。集成在陣列基板上的柵極驅(qū)動(dòng)電路包括若干個(gè)移位寄存器單元，每個(gè)移位寄存器單元對(duì)應(yīng)陣列基板上的一條柵線，并通過輸出柵極驅(qū)動(dòng)信號(hào)來實(shí)現(xiàn)對(duì)該條柵線的驅(qū)動(dòng)，且柵極驅(qū)動(dòng)信號(hào)在完成對(duì)柵線的驅(qū)動(dòng)后會(huì)被復(fù)位至柵極關(guān)斷電壓，從而使后續(xù)工作能夠正常進(jìn)行。
[0003]但由于分配到顯示裝置中每一行像素的時(shí)間固定，而且在固定的時(shí)間內(nèi)，需要完成該行像素的充電過程和柵極驅(qū)動(dòng)信號(hào)的復(fù)位過程;因此，對(duì)于較高分辨率的顯示裝置，其柵極驅(qū)動(dòng)信號(hào)復(fù)位時(shí)間較長(zhǎng)，就會(huì)導(dǎo)致該行像素所對(duì)應(yīng)的像素充電時(shí)間較短，無法很好的實(shí)現(xiàn)對(duì)像素的充電。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種移位寄存器單元、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法，用于解決由于柵極驅(qū)動(dòng)信號(hào)復(fù)位時(shí)間較長(zhǎng)所導(dǎo)致的無法保證對(duì)像素很好的充電的問題。
[0005]為了實(shí)現(xiàn)上述目的，本發(fā)明提供如下技術(shù)方案:
[0006]本發(fā)明的第一方面提供一種移位寄存器單元，所述移位寄存器單元的一個(gè)工作周期包括:輸入階段、輸出階段、復(fù)位階段和保持階段，所述移位寄存器單元包括:
[0007]輸入模塊，在所述輸入階段，所述輸入模塊用于在輸入信號(hào)的作用下，將上拉節(jié)點(diǎn)的電壓拉尚;
[0008]輸出模塊，在所述輸出階段，所述輸出模塊用于在時(shí)鐘信號(hào)的作用下，輸出柵極驅(qū)動(dòng)信號(hào)，并將所述上拉節(jié)點(diǎn)的電壓進(jìn)一步推高;在所述復(fù)位階段，所述輸出模塊用于在所述時(shí)鐘信號(hào)的作用下，將所述輸出模塊的輸出端電壓拉低至基準(zhǔn)電壓；
[0009]第一復(fù)位模塊，在所述復(fù)位階段，所述第一復(fù)位模塊用于在所述第一復(fù)位信號(hào)的作用下，將所述上拉節(jié)點(diǎn)的電壓拉低至所述基準(zhǔn)電壓；
[0010]第一下拉控制模塊，在所述復(fù)位階段，所述第一下拉控制模塊用于在第一下拉控制信號(hào)的作用下，將所述上拉節(jié)點(diǎn)的電壓拉低至所述基準(zhǔn)電壓，并將所述輸出模塊的輸出端電壓由所述基準(zhǔn)電壓調(diào)節(jié)至柵極關(guān)斷電壓;在所述保持階段，所述第一下拉控制模塊用于在所述第一下拉控制信號(hào)的作用下，使所述輸出模塊的輸出端電壓保持在所述柵極關(guān)斷電壓;所述基準(zhǔn)電壓小于所述柵極關(guān)斷電壓。
[0011]基于上述移位寄存器單元的技術(shù)方案，本發(fā)明的第二方面提供一種柵極驅(qū)動(dòng)電路，包括若干上述移位寄存器單元。
[0012]基于上述柵極驅(qū)動(dòng)電路的技術(shù)方案，本發(fā)明的第三方面提供一種柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)方法，用于驅(qū)動(dòng)上述柵極驅(qū)動(dòng)電路，包括以下步驟:
[0013]輸入階段，移位寄存器單元的輸入模塊在輸入信號(hào)的作用下，將上拉節(jié)點(diǎn)的電壓拉尚;
[0014]輸出階段，所述移位寄存器單元的輸出模塊在時(shí)鐘信號(hào)的作用下，輸出柵極驅(qū)動(dòng)信號(hào)，并將所述上拉節(jié)點(diǎn)的電壓進(jìn)一步推高；
[0015]復(fù)位階段，所述輸出模塊在所述時(shí)鐘信號(hào)的作用下，將所述輸出模塊的輸出端電壓拉低至基準(zhǔn)電壓;所述移位寄存器單元的第一復(fù)位模塊在第一復(fù)位信號(hào)的作用下，將上拉節(jié)點(diǎn)的電壓拉低至所述基準(zhǔn)電壓;所述移位寄存器單元的第一下拉控制模塊在第一下拉控制信號(hào)的作用下，將所述上拉節(jié)點(diǎn)的電壓拉低至所述基準(zhǔn)電壓，并將所述輸出模塊的輸出端電壓由所述基準(zhǔn)電壓調(diào)節(jié)至柵極關(guān)斷電壓；
[0016]保持階段，所述移位寄存器單元的第一下拉控制模塊在第一下拉控制信號(hào)的作用下，使所述輸出模塊的輸出端電壓保持在柵極關(guān)斷電壓。
[0017]本發(fā)明提供的移位寄存器單元中，輸入模塊能夠在輸入階段，將上拉節(jié)點(diǎn)的電壓拉高;輸出模塊能夠在輸出階段輸出柵極驅(qū)動(dòng)信號(hào)，并將上拉節(jié)點(diǎn)的電壓進(jìn)一步推高，而且輸出模塊還能夠在復(fù)位階段時(shí)，在上拉節(jié)點(diǎn)的電壓以及時(shí)鐘信號(hào)的共同作用下，將輸出模塊的輸出端電壓拉低至基準(zhǔn)電壓;第一復(fù)位模塊能夠在復(fù)位階段，將上拉節(jié)點(diǎn)的電壓拉低至基準(zhǔn)電壓;第一下拉控制模塊能夠在復(fù)位階段，將上拉節(jié)點(diǎn)的電壓拉低至基準(zhǔn)電壓，并將輸出模塊的輸出端電壓由基準(zhǔn)電壓調(diào)節(jié)至柵極關(guān)斷電壓，而且第一下拉控制模塊還能夠在保持階段，使輸出模塊的輸出端電壓保持在柵極關(guān)斷電壓。由于在復(fù)位階段，輸出模塊的輸出端電壓先被拉低至基準(zhǔn)電壓，然后又被調(diào)節(jié)為柵極關(guān)斷電壓，而基準(zhǔn)電壓小于柵極關(guān)斷電壓，這就使得在由輸出階段到剛進(jìn)入復(fù)位階段的過程中，輸出模塊的輸出端電壓的波動(dòng)量變大，而在響應(yīng)時(shí)間基準(zhǔn)不變的情況下，相應(yīng)的輸出模塊的輸出端電壓的波動(dòng)量的百分比就變小，從而降低了阻容延遲系數(shù)，實(shí)現(xiàn)了對(duì)柵極驅(qū)動(dòng)信號(hào)的快速復(fù)位，增強(qiáng)了移位寄存器單元的驅(qū)動(dòng)能力，保證了像素充電時(shí)間。
[0018]此外，第一下拉控制模塊能夠在復(fù)位階段，將輸出模塊的輸出端電壓由基準(zhǔn)電壓調(diào)節(jié)至柵極關(guān)斷電壓，而且在保持階段，第一下拉控制模塊還能夠使輸出模塊的輸出端電壓保持在柵極關(guān)斷電壓；由于柵極關(guān)斷電壓是現(xiàn)有技術(shù)中經(jīng)大量實(shí)驗(yàn)驗(yàn)證所獲得的優(yōu)選電壓值，輸出模塊的輸出端電壓輸出柵極關(guān)斷電壓時(shí)，能夠減少陣列基板漏電現(xiàn)象的發(fā)生，使顯示裝置能夠工作在穩(wěn)定的狀態(tài)。因此，本發(fā)明提供的移位寄存器單元不僅實(shí)現(xiàn)了對(duì)柵極驅(qū)動(dòng)信號(hào)的快速復(fù)位，保證了像素充電時(shí)間，還能夠在保持階段將輸出模塊的輸出端電壓保持在柵極關(guān)斷電壓，保證了顯示裝置穩(wěn)定的工作狀態(tài)。
【附圖說明】
[0019]此處所說明的附圖用來提供對(duì)本發(fā)明的進(jìn)一步理解，構(gòu)成本發(fā)明的一部分，本發(fā)明的示意性實(shí)施例及其說明用于解釋本發(fā)明，并不構(gòu)成對(duì)本發(fā)明的不當(dāng)限定。在附圖中:
[0020]圖1為本發(fā)明實(shí)施例提供的移位寄存器單元的模塊示意圖；
[0021]圖2為本發(fā)明實(shí)施例提供的輸出復(fù)位時(shí)間降低示意圖；
[0022]圖3為本發(fā)明實(shí)施例提供的移位寄存器單元的結(jié)構(gòu)示意圖；
[0023]圖4為本發(fā)明實(shí)施例提供的移位寄存器單元的工作時(shí)序圖；
[0024]圖5為本發(fā)明實(shí)施例提供的柵極驅(qū)動(dòng)電路的結(jié)構(gòu)示意圖。
[0025]附圖標(biāo)記:
[0026]T1-第一開關(guān)管，T2-第二開關(guān)管，T3-第三開關(guān)管，
[0027]T4-第四開關(guān)管，T5-第五開關(guān)管，T6-第六開關(guān)管，
[0028]T7-第七開關(guān)管，T8-第八開關(guān)管，T9-第九開關(guān)管，
[0029]Τ10-第十開關(guān)管，τη-第十一開關(guān)管，T12_第十二開關(guān)管，
[0030]Τ13-第十三開關(guān)管，T14-第十四開關(guān)管，Τ15-第十五開關(guān)管，
[0031]Τ16-第十六開關(guān)管，Τ17-第十七開關(guān)管，Τ18-第十八開關(guān)管，
[0032]Τ19-第十九開關(guān)管，Τ20-第二十開關(guān)管，Τ21-第二十一開關(guān)管，
[0033]Τ22-第二十二開關(guān)管，Τ23-第二十三開關(guān)管，PU-上拉節(jié)點(diǎn)，
[0034]BH-第一下拉結(jié)點(diǎn)，PD2第二下拉結(jié)點(diǎn)，Input-輸入信號(hào)，
[0035]Output-柵極驅(qū)動(dòng)信號(hào)，VHDl-第一下拉控制信號(hào)，CLK-時(shí)鐘信號(hào)，
[0036]Rstl-第一復(fù)位信號(hào)，VHD2-第二下拉控制信號(hào)，Rst2_第二復(fù)位信號(hào)，
[0037]Vref 1-基準(zhǔn)電壓，Vref 2_柵極關(guān)斷電壓，tl_輸入階段，
[0038]T2-輸出階段，〖3-復(fù)位階段，t4_保持階段，
[0039]1-輸入模塊，2-輸出模塊，3-第一復(fù)位模塊，
[0040]4-第一下拉控制模塊，5-第二下拉控制模塊，6-輸出寄存模塊，
[0041]7-寄存下拉模塊，8-第二復(fù)位模塊，STV幀起始信號(hào)，
[0042]CLK1-第一時(shí)鐘信號(hào)，CLK2-第二時(shí)鐘信號(hào)，CLK3-第三時(shí)鐘信號(hào)，
[0043]CLK4-第四時(shí)鐘信號(hào)，CLK5-第五時(shí)鐘信號(hào)，CLK6-第六時(shí)鐘信號(hào)。
【具體實(shí)施方式】
[0044]為了進(jìn)一步說明本發(fā)明實(shí)施例提供的移位寄存器單元、柵極驅(qū)動(dòng)電路及其驅(qū)動(dòng)方法，下面結(jié)合說明書附圖進(jìn)行詳細(xì)描述。
[0045]請(qǐng)參閱圖1和圖4，本發(fā)明實(shí)施例提供的移位寄存器單元的一個(gè)工作周期包括:輸入階段tl、輸出階段t2、復(fù)位階段t3和保持階段t4，移位寄存器單元包括:輸入模塊1、輸出模塊2、第一復(fù)位模塊3和第一下拉控制模塊4。其中輸入模塊I在輸入階段tl，用于在輸入信號(hào)Input的作用下，將上拉節(jié)點(diǎn)PU的電壓拉高;輸出模塊2在輸出階段t2，用于在時(shí)鐘信號(hào)CLK的作用下，輸出模塊2的輸出端輸出柵極驅(qū)動(dòng)信號(hào)Output，并將上拉節(jié)點(diǎn)PU的電壓進(jìn)一步推高;輸出模塊2在復(fù)位階段t3，用于在時(shí)鐘信號(hào)CLK(低電平為基準(zhǔn)電壓Vref!)的作用下，將輸出模塊2的輸出端電壓拉低至基準(zhǔn)電壓Vrefl;第一復(fù)位模塊3在復(fù)位階段t3，用于在第一復(fù)位信號(hào)Rstl的作用下，將上拉節(jié)點(diǎn)F1U的電壓拉低至基準(zhǔn)電壓Vrefl;第一下拉控制模塊4在復(fù)位階段t3，用于在第一下拉控制信號(hào)VHDl的作用下，將上拉節(jié)點(diǎn)PU的電壓拉低至基準(zhǔn)電壓Vref I，并將輸出模塊2的輸出端電壓由基準(zhǔn)電壓Vref I調(diào)節(jié)至柵極關(guān)斷電壓Vref 2;第一下拉控制模塊4在保持階段t4，用于在第一下拉控制信號(hào)VHDl的作用下，使輸出模塊2的輸出端電壓保持在柵極關(guān)斷電壓Vref2;基準(zhǔn)電壓Vrefl小于柵極關(guān)斷電壓Vref2。
[0046]上述移位寄存器單元的具體工作過程為:在輸入階段tl，移位寄存器單元的輸入模塊I在輸入信號(hào)Input的作用下，將上拉節(jié)點(diǎn)PU的電壓拉高;在輸出階段t2，移位寄存器單元的輸出模塊2在時(shí)鐘信號(hào)CLK的作用下，輸出柵極驅(qū)動(dòng)信號(hào)Output，并將上拉節(jié)點(diǎn)PU的電壓進(jìn)一步推高;在復(fù)位階段t3，輸出模塊2在時(shí)鐘信號(hào)CLK的作用下，將輸出模塊2的輸出端電壓拉低至基準(zhǔn)電壓Vrefl;移位寄存器單元的第一復(fù)位模塊3在第一復(fù)位信號(hào)Rstl的作用下，將上拉節(jié)點(diǎn)PU的電壓拉低至基準(zhǔn)電壓Vref I;移位寄存器單元的第一下拉控制模塊4在第一下拉控制信號(hào)VHDl的作用下，將上拉節(jié)點(diǎn)HJ的電壓拉低至基準(zhǔn)電壓Vrefl，并將輸出模塊2的輸出端電壓由基準(zhǔn)電壓Vrefl調(diào)節(jié)至柵極關(guān)斷電壓Vref2;在保持階段t4，移位寄存器單元的第一下拉控制模塊4在第一下拉控制信號(hào)VHDl的作用下，將上拉節(jié)點(diǎn)PU的電壓拉低至基準(zhǔn)電壓Vrefl，并使輸出模塊2的輸出端電壓保持在柵極關(guān)斷電壓Vref2。需要說明的是，第一下拉控制信號(hào)VHDl與時(shí)鐘信號(hào)CLK具有180度相位差。
[0047]請(qǐng)參閱圖2，結(jié)合上述實(shí)施例提供的移位寄存器單元的結(jié)構(gòu)和具體工作過程，本發(fā)明實(shí)施例提供的移位寄存器單元中，輸入模塊I能夠在輸入階段tl，將上拉節(jié)點(diǎn)HJ的電壓拉高;輸出模塊2能夠在輸出階段t2，輸出柵極驅(qū)動(dòng)信號(hào)Output，并將上拉節(jié)點(diǎn)PU的電壓進(jìn)一步推高，而且輸出模塊2還能夠在復(fù)位階段t3時(shí)，在上拉節(jié)點(diǎn)PU的電壓以及時(shí)鐘信號(hào)CLK的共同作用下，將輸出模塊2的輸出端電壓拉低至基準(zhǔn)電壓Vrefl;第一復(fù)位模塊3能夠在復(fù)位階段t3，將上拉節(jié)點(diǎn)PU的電壓拉低至基準(zhǔn)電壓Vrefl;第一下拉控制模塊4能夠在復(fù)位階段t3，將上拉節(jié)點(diǎn)PU的電壓拉低至基準(zhǔn)電壓Vrefl，并將輸出模塊2的輸出端電壓由基準(zhǔn)電壓Vrefl調(diào)節(jié)至柵極關(guān)斷電壓Vref2，而且第一下拉控制模塊4還能夠在保持階段t4，使輸出模塊2的輸出端電壓保持在柵極關(guān)斷電壓Vref2。由于在復(fù)位階段t3，輸出模塊2的輸出端電壓先被拉低至基準(zhǔn)電壓Vrefl，然后又被調(diào)節(jié)為柵極關(guān)斷電壓Vref2，而基準(zhǔn)電壓Vrefl小于柵極關(guān)斷電壓Vref2，這就使得在由輸出階