專利名稱：微型顯示器像素單元及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)，尤其是一種制作微型顯示器(microdisplay)像素單元(pixel cell)及其制作方法，尤指一種具有金屬-絕緣層-金屬(Metal-Insulator-Metal，MIM)電容的像素單元(pixel cell)的制作方法。
背景技術(shù)：
在現(xiàn)今的平面顯示器(display)技術(shù)中，等離子顯示器(plasma displaypanel，PDP)面板以及液晶顯示器(liquid crystal display，LCD)面板可以說是兩大主流，此二者均由無數(shù)個被稱作像素單元(pixel cell)的顯示格點所構(gòu)成。前者是應(yīng)用于較大尺寸的市場，但因量產(chǎn)技術(shù)尚未突破，成本仍高，距離普及化仍有一段距離；后者則以近年來頗為盛行的薄膜晶體管型液晶顯示器(thin-film transistor LCD，TFT LCD)作為代表，主要應(yīng)用于17英寸以下的市場，然而在制作薄膜晶體管型液晶顯示器時，薄膜晶體管容易發(fā)生缺陷而使得液晶顯示器產(chǎn)品最后產(chǎn)生點缺陷或線缺陷，故需輔以各種補(bǔ)償(compensate)技術(shù)來維持高生產(chǎn)良率(yield)。
微型顯示器(microdisplay)是一種使用硅晶片(silicon chip)作為基底(substrate)材料的顯示器，并利用標(biāo)準(zhǔn)的CMOS制程在硅晶片之上制作出像素單元陣列(pixel cell matrix)、驅(qū)動集成電路(integrated driver)以及其他電子元件，其優(yōu)點是可以完全采用CMOS半導(dǎo)體制程。由于CMOS半導(dǎo)體制程已經(jīng)是一種非常成熟的工業(yè)技術(shù)，故可通過它來制作出與液晶顯示器相比穩(wěn)定性(stability)更高且信賴度(reliability)更高的產(chǎn)品，同時又可以縮小每一個像素間距(pixel pitch)至10μm之下，并因此而得到較高的解析度(resolutions)。若與等離子顯示器相比，則在成本上又有絕對的優(yōu)勢，其不僅具有微型顯示器的各種優(yōu)點，而且在輔以適當(dāng)投影技術(shù)(projection technology)之前提之下，又可以被廣泛應(yīng)用于大尺寸的市場，故近年來吸引不少大廠投入研發(fā)的硅晶液晶(liquid crystal on silicon，LCOS)顯示面板，是顯示器族群中最具潛力的一種產(chǎn)品。
請參考圖1，圖1為習(xí)知硅晶液晶顯示面板像素單元(pixel cell)10的布局示意圖。習(xí)知硅晶液晶顯示面板像素單元10由一晶體管方塊(block)18以及設(shè)于晶體管方塊18兩側(cè)分別包含有二像素電容的上極板(pixel captop plate)20以及一像素電容的下極板(pixel cap bottom plate)22的像素電容所構(gòu)成。
晶體管方塊18另包含有四個晶體管16，亦即晶體管方塊18包含有兩電連接于一字元線(未顯示)的多晶硅柵極12，且每一多晶硅柵極12橫跨于兩主動區(qū)域(active area)14。其中，各主動區(qū)域14上方皆形成有一漏極接觸插塞(contact plug)a以電連接至一影像信號線(video data line)(未顯示)，以及二源極接觸插塞b以分別電連接至一上極板(pixel cap top plate)20。而每一多晶硅柵極12上形成有一列選擇接觸插塞(row select contactplug)c以電連接至一列選擇線(row select line)，也就是前述的該字元線。此外，上極板20以及下極板22上方另形成有一接觸插塞d以及一接觸插塞e，以分別電連接至源極接觸插塞b以及接地(ground)。
請參考圖2至圖7，圖2至圖7為習(xí)知制作一硅晶液晶(liquid crystalon silicon，LCOS)顯示面板像素單元(pixel cell)72的方法示意圖，且圖2至圖7均沿著圖1的A-A′剖面的示意圖。如圖2所示，習(xí)知技術(shù)中的硅晶液晶顯示面板像素單元72制作于一半導(dǎo)體晶片30之上。半導(dǎo)體晶片30包含有一P型硅基底32，復(fù)數(shù)個絕緣物34設(shè)于P型硅基底32表面，用來定義出各元件的主動區(qū)域(active area)14。其中，絕緣物34通常為一利用區(qū)域氧化法(local oxidation，LOCOS)所形成的場氧化層(field oxidelayer)或淺溝隔離(STI)。
如圖3所示，首先進(jìn)行若干清洗(cleaning)制程，接著利用一低壓化學(xué)氣相沉積(low pressure chemical vapor deposition，LPCVD)制程，以于P形硅基底32之上均勻沉積一第一多晶硅(polysilicon)層36。其中LPCVD制程的條件是以硅甲烷(silane，SiH4)為反應(yīng)氣體，溫度設(shè)定在攝氏575度至650度之間，壓力約為0.3至0.6托耳(torr)。
然后如圖4所示，在第一多晶硅層36表面涂布一第一光阻層38，并進(jìn)行一第一微影(photolithography)制程，以于第一光阻層38中定義出二像素電容的下極板(pixel capacitor bottom plate)圖案41。隨后再進(jìn)行一干蝕刻(dry etch)制程，沿著所定義的下極板圖案41垂直向下去除第一多晶硅層36，直至絕緣物34表面，以形成二像素電容的下極板42。最后去除第一光阻層38。
如圖5所示，接著利用一熱氧化法(thermal oxidation)，以于主動區(qū)域14表面形成一由二氧化硅(SiO2)所構(gòu)成的柵氧化層44，并同時于二像素電容的下極板42的表面上分別形成一電容介電層45。之后同樣利用LPCVD方法于P型硅基底32表面形成一第二多晶硅層46，并覆蓋于二像素電容的下極板42的表面。
隨后如圖6所示，于第二多晶硅層46表面形成一第二光阻層48，再進(jìn)行一第二微影(photolithography)制程，以于第二光阻層48之中形成一晶體管柵極圖案49以及二像素電容的上極板圖案51。接著進(jìn)行一非等向性干蝕刻制程，去除未被第二光阻層48所覆蓋的第二多晶硅層46，直至柵氧化層44以及電容介電層45表面，以同時形成晶體管柵極52以及像素電容的上極板54。最后去除第二光阻層48。其中，上極板54、下極板42以及電容介電層45，即構(gòu)成一個完整的像素電容58。
如圖7所示，然后利用一第三光阻層(未顯示)以及一離子植入制程，于晶體管柵極52兩側(cè)的P型硅基底32內(nèi)，形成晶體管的源極/漏極(source/drain，S/D)63、64。接著于P型硅基底32之上，全面形成一介電層66，然后再利用一黃光暨蝕刻制程，于介電層66之中形成復(fù)數(shù)個接觸洞68，直至柵極52表面，用來當(dāng)作一列選擇接觸插塞(row select contactplug)c，以電連接至后續(xù)所形成的列選擇線(row select line)。在形成接觸洞68之后，可先對介電層66進(jìn)行一化學(xué)機(jī)械研磨制程(chemicalmechanical polishing process，CMP process)，以增加介電層66的平坦(planarization)度，并降低后續(xù)進(jìn)行接觸洞的黃光暨蝕刻制程時的困難度。
最后再繼續(xù)進(jìn)行一些后段制程(back end process)，如接觸插塞(contact plug)制程以及金屬內(nèi)連線(metal interconnects)制程等的金屬化(metallization)制程，以分別形成列選擇線、金屬間介電層(IMD)、漏極接觸插塞(contact plug)a、源極接觸插塞b、接觸插塞d、接觸插塞e以及影像信號線(video data line)，完成硅晶液晶顯示面板像素單元72的制作。
然而，在習(xí)知設(shè)計中，由于像素電容位于晶體管的兩邊，并與晶體管占用同一平面，此種設(shè)計，就縮小(shrinkage)晶片尺寸的觀點而言，造成了相當(dāng)大的限制，而且就降低雜訊(noise)的觀點而言，因為其間各式電連接導(dǎo)線的長度無法縮短，故亦無法作有效的改善。此外，又由于像素電容的上極板與像素電容的下極板均由多晶硅所構(gòu)成，所以在蝕刻這兩層多晶硅層時，往往因為蝕刻均勻性以及蝕刻停止層等的制程參數(shù)的影響，而容易有錯差(mismatch)或有蝕刻殘余物(residue)存在的問題發(fā)生，造成電容的電性偏離理想值。
可是若以金屬材質(zhì)來取代電容的上、下極板，即使蝕刻的問題可被有效改善，而且其導(dǎo)電性較好的金屬又可以同時降低雜訊，但是卻又衍生出新的問題。因為在后續(xù)的高溫制程中，如果周圍的環(huán)境中有氧氣(oxygen)存在，金屬層的表面將會被氧化，進(jìn)而造成金屬層與其他材質(zhì)接觸時的剝離(peeling)問題。此外，在上述的習(xí)知制程中，晶體管的柵極經(jīng)由蝕刻第二多晶硅層才形成，柵極的預(yù)定位置經(jīng)過兩次蝕刻制程，多少也影響到最后形成柵極的品質(zhì)。因此，如何發(fā)展出一種新的硅晶液晶顯示面板像素單元設(shè)計，以及配合此新設(shè)計的制程，以解決上述問題，便成為十分重要的課題。

發(fā)明內(nèi)容
因此，本發(fā)明的主要目的在于提供一種硅晶液晶顯示面板像素單元的設(shè)計及其制作方法，以形成一種具有金屬-絕緣層-金屬(metal-Insulator-Metal，MIM)電容的像素單元(pixel cell)，進(jìn)而解決上述問題。
在本發(fā)明的最佳實施例中，本發(fā)明是先提供一定義有復(fù)數(shù)個主動區(qū)域(active area)的半導(dǎo)體基底(substrate)，且各該主動區(qū)域(active area)周圍皆隔絕以一絕緣物，接著于該半導(dǎo)體基底上形成至少一柵極，且該柵極覆蓋住部分的該主動區(qū)域。隨后于未被該柵極所覆蓋的該主動區(qū)域中分別形成復(fù)數(shù)個源極/漏極(source/drain)，并于該半導(dǎo)體基底上形成一第一介電層并覆蓋住該柵極、該源極/漏極以及該絕緣物。然后于該第一介電層上形成至少一像素電容的上極板(pixel cap top plate)，且該上極板表面另形成一電容介電層。最后于該第一介電層上形成至少一像素電容的下極板(pixel cap bottom plate)并覆蓋住于該上極板。
由于本發(fā)明的像素電容位于晶體管之上方，不須額外占用平面空間，故可以大幅縮小晶片尺寸。同時因為采用阻值較低的金屬作為像素電容之上、下極板，而掃描線又是直接與晶體管柵極相接觸，故可以降低雜訊產(chǎn)生，不但制程溫度較低，又能避免于蝕刻多晶硅層時發(fā)生錯差(mismatch)以及多晶硅極板邊緣殘余物的問題，而且像素電容之上、下極板的線性度(linearity)，亦較習(xí)知技術(shù)為佳。此外，由于上、下極板不似習(xí)知技術(shù)中緊鄰于晶體管柵極，因此可有效抑制其間的耦合效應(yīng)(coupling effect)，也不容易造成電位差。另外，本發(fā)明的晶體管的柵極經(jīng)由一次蝕刻形成，所以柵極的品質(zhì)也較容易控制。


圖1為習(xí)知硅晶液晶顯示面板像素單元的布局示意圖；圖2至圖7為習(xí)知制作一硅晶液晶顯示面板像素單元的方法示意圖；圖8為本發(fā)明中硅晶液晶顯示面板像素單元的布局示意圖；圖9至圖14為本發(fā)明中制作一硅晶液晶顯示面板像素單元的方法示意圖。
圖示的符號說明10液晶顯示面板像素單元 12多晶硅柵極14擴(kuò)散區(qū)16晶體管18晶體管方塊20電容上極板21電容下極板30半導(dǎo)體晶片32P型硅基底 34絕緣層36第一多晶硅層 38光阻層41下極板圖案42下極板44柵氧化層 46第二多晶硅層48第二光阻層51上極板圖案52晶體管柵極54下極板56電容介電層58像素電容62晶體管63源極64漏極 66介電層68接觸洞72硅晶液晶顯示面板像素單元100液晶顯示面板像素單元102多晶硅柵極104擴(kuò)散區(qū) 106晶體管108晶體管方塊 110電容上極板112電容下極板 200半導(dǎo)體晶片202P型硅基底 204絕緣層206柵氧化層208第一多晶硅層212第一光阻層 213柵極圖案214柵極215源極216漏極218第一介電層221接觸洞 222接觸插塞224轉(zhuǎn)接墊 226第二介電層228上極板 232第三介電層234第二光阻層 235電容介電層圖案236電容介電層 242下極板244像素電容246硅晶液晶顯示面板像素單元具體實施方式
請參考圖8，圖8為本發(fā)明中硅晶液晶顯示面板像素單元(pixelcell)100的布局示意圖。本發(fā)明的硅晶液晶顯示面板像素單元(pixelcell)100由一晶體管方塊(block)108以及設(shè)于晶體管方塊108上方的四像素電容的上極板(pixel cap top plate)110以及一像素電容的下極板(pixelcap bottom plate)112所構(gòu)成的像素電容。
晶體管方塊108另包含有四個晶體管106，亦即晶體管方塊108包含有兩電連接于一字元線(未顯示)的多晶硅柵極102，且每一多晶硅柵極102橫跨于兩主動區(qū)域(active area)104。其中，各主動區(qū)域104上方皆形成有一漏極接觸插塞(contact plug)a′以電連接至一影像信號線(video data line)(未顯示)，以及二源極接觸插塞b′以分別電連接至一上極板(pixel cap topplate)110。而每一多晶硅柵極102上形成有一列選擇接觸插塞(row selectcontact plug)c′以電連接至一列選擇線(row select line)，也就是前述的該字元線。此外，下極板112另電連接有復(fù)數(shù)個接地(ground)的接觸插塞e′。
請參考圖9至圖14，圖9至圖14為本發(fā)明中制作一硅晶液晶(liquidcrystal on silicon，LCOS)顯示面板像素單元(pixel cell)246的方法示意圖，且圖9至圖14均沿著圖8的A-A′剖面的示意圖。如圖9所示，本發(fā)明的硅晶液晶顯示面板像素單元246制作于一半導(dǎo)體晶片200之上。半導(dǎo)體晶片200包含有一P型硅基底202，復(fù)數(shù)個絕緣物204設(shè)于P型硅基底202表面，用來定義出各元件的主動區(qū)域(active area)104。其中，絕緣物204通常為一利用區(qū)域氧化法(local oxidation，LOCOS)所形成的場氧化層(field oxide layer)或淺溝隔離(STI)。
如圖10所示，首先進(jìn)行若干清洗(cleaning)制程，接著利用一熱氧化法(thermal oxidation)于半導(dǎo)體晶片200的各主動區(qū)域104表面形成一材質(zhì)為二氧化硅(SiO2)的柵氧化層(gate oxide layer)206。然后于一CVD反應(yīng)器中，對半導(dǎo)體晶片200進(jìn)行一低壓化學(xué)氣相沉積(low pressure chemicalvapor deposition，LPCVD)制程，以于P形硅基底202之上均勻沉積一第一多晶硅(polysilicon)層208。其中該LPCVD制程的條件是以硅甲烷(silane，SiH4)為反應(yīng)氣體，溫度設(shè)定在攝氏575度至650度之間，而壓力約為0.3至0.6托耳(torr)。
然后在第一多晶硅層208表面涂布一第一光阻層212，并進(jìn)行一第一微影(photolithography)制程，以于第一光阻層212之中定義出晶體管的柵極圖案213。接著再進(jìn)行一第一干蝕刻(dry etch)制程，沿著所定義的柵極圖案213垂直向下去除第一多晶硅層208，直至絕緣物204以及柵氧化層206表面，以形成晶體管(未顯示)的柵極214。最后去除第一光阻層212。
隨后如圖11所示，利用一光阻層(未顯示)以及一離子植入制程，于晶體管柵極214兩側(cè)的P型硅基底202內(nèi)，形成晶體管(未顯示)的源極/漏極(source/drain，S/D)215、216。接著于晶體管柵極214以及絕緣物204之上，全面形成一第一介電層218。其中，第一介電層218由二氧化硅或二氧化硅及氮化硅(Si3N4)的夾層所構(gòu)成，二氧化硅，可以利用化學(xué)氣相沉積(chemical vapor deposition，CVD)制程、等離子增強(qiáng)化學(xué)氣相沉積(plasmaenhanced chemical vapor deposition，PECVD)制程或是四乙氧基硅烷(TEOS)來形成，氮化硅，則可以利用等離子增強(qiáng)化學(xué)氣相沉積制程來形成。
然后再利用一接觸洞黃光暨蝕刻制程(photo-etching-process，PEP)，于第一介電層218內(nèi)形成一直達(dá)晶體管柵極214的接觸洞221，在形成接觸洞221之前，可選擇性的先對第一介電層218進(jìn)行一化學(xué)機(jī)械研磨制程(chemical mechanical polishing process，CMP process)，以增加第一介電層218的平坦(planarization)度，并降低接觸洞黃光暨蝕刻制程時的困難度。隨后進(jìn)行一鎢(tungsten，W)的沉積制程，使鎢金屬層(未顯示)填滿接觸洞221，并覆蓋于第一介電層218的表面，接著再進(jìn)行一化學(xué)機(jī)械研磨制程，使鎢金屬層的表面與第一介電層218切齊，以形成接觸插塞222。
最后進(jìn)行一金屬沉積制程以及一黃光暨蝕刻制程，以于接觸洞221之上方形成一由金屬所構(gòu)成的列選擇線(row select line)224。其中，值得注意的是，上述的接觸洞221、接觸插塞222以及列選擇線224亦可利用一雙鑲嵌制程(dual damascene process)來完成，而且在本發(fā)明中，各該化學(xué)機(jī)械研磨(CMP)均為一選擇性的制程。此外，本發(fā)明亦可于形成柵極214(即圖8中的柵極102)的微影制程中，同時定義出柵極214以及一電連接?xùn)艠O214的列選擇線(未顯示)，以直接形成相連接的柵極214以及列選擇線，然后再利用自行對準(zhǔn)硅化物(self-aligned silicide，salicide)來降低柵極214、列選擇線以及源極/漏極215、216表面的片電阻(sheet resistance，Rs)。
如圖12所示，隨后于列選擇線224以及第一介電層218之上，全面形成一第二介電層226。第二介電層226由二氧化硅或二氧化硅及氮化硅(Si3N4)的夾層所構(gòu)成，二氧化硅，可以利用化學(xué)氣相沉積(chemical vapordeposition，CVD)制程、等離子增強(qiáng)化學(xué)氣相沉積(plasma enhancedchemical vapor deposition，PECVD)制程或是四乙氧基硅烷(TEOS)來形成，氮化硅，則可以利用等離子增強(qiáng)化學(xué)氣相沉積制程來形成。
如圖13所示，接著利用一物理氣相沉積(physical vapor deposition，PVD)制程，于第二介電層226的表面形成一第二金屬層(未顯示)。第二金屬層由鈦(titanium，Ti)、氮化鈦(titanium nitride，TiN)、鋁(aluminum，Al)、銅(Cu)或是上述各物的合金所構(gòu)成，而且形成第二金屬層(未顯示)的制程溫度較習(xí)知技術(shù)中形成多晶硅層的制程溫度為低，通常約在200至400℃之間。
然后對該第二金屬層進(jìn)行一黃光暨蝕刻制程，以形成像素電容的上極板228。隨后再進(jìn)行一沉積制程，先于像素電容的上極板228以及第二介電層226之上形成一由二氧化硅或氮化硅(Si3N4)所構(gòu)成的第三介電層232，接著于第三介電層232之上形成一第二光阻層234，并于第二光阻層234之中形成一電容介電層圖案235。之后再進(jìn)行一第二干蝕刻制程，去除未被第二光阻層234所覆蓋的第三介電層232，只保留像素電容上極板228周圍的第三介電層232，以形成電容介電層236。最后去除第二光阻層234。
隨后如圖14所示，于第二介電層226與電容介電層236的表面形成一圖案化的第三金屬層。第三金屬層由鈦(titanium，Ti)、氮化鈦(titaniumnitride，TiN)、鋁(aluminum，Al)、銅(Cu)或是上述各物的合金所構(gòu)成，用來作為像素電容的下極板242。其中，上極板228、下極板242以及電容介電層236，即構(gòu)成一完整的像素電容244。
其中值得注意的是，在形成完選擇線(row select line)224之后，本發(fā)明的方法另須進(jìn)行一接觸插塞以及金屬導(dǎo)線制程，用來于第二介電層226與第一介電層218之中形成復(fù)數(shù)個漏極接觸插塞(contact plug)a′以及影像資料線(video data line)(未顯示)，以將漏極216經(jīng)由漏極接觸插塞(cortact plug)a′電連接至該影像資料線(未顯示)，而且在形成上極板(pixel cap top plate)228(即圖8中的上極板110)之前，本發(fā)明的方法亦須另外進(jìn)行一接觸插塞制程，以于第二介電層226以及第一介電層218之中，形成復(fù)數(shù)個源極接觸插塞b′，用來電連接晶體管的源極215以及上極板228。此外，在完成下極板242(即圖8中的下極板112)的制程之前或之后，本發(fā)明的方法也包含有一接觸插塞制程，用來形成復(fù)數(shù)個接觸插塞e′以將下極板242接地，完成液晶硅晶顯示面板像素單元246的制作。
由于本發(fā)明的像素電容位于晶體管之上方，不須額外占用平面空間，故可以大幅縮小晶片尺寸達(dá)45％。同時因為采用阻值較低的金屬作為像素電容的上、下極板，而掃描線(scan line)又是直接與晶體管柵極相接觸，故可以降低雜訊產(chǎn)生，不但制程溫度較低，又能避免于蝕刻多晶硅層時發(fā)生錯差(mismatch)以及多晶硅極板邊緣殘余物的問題，而且像素電容的上、下極板的線性度(linearity)，亦較習(xí)知技術(shù)為佳。此外，由于上、下極板不似習(xí)知技術(shù)中緊鄰于晶體管柵極，因此可有效抑制其間的耦合效應(yīng)(couplingeffect)，也不容易造成電位差。另外，本發(fā)明的晶體管的柵極經(jīng)由一次蝕刻形成，所以柵極的品質(zhì)也較容易控制。
相較于習(xí)知硅晶液晶顯示面板像素單元的制作方法，本發(fā)明的制程不但可大幅提高積集度(integration)以及金屬電容的線性度(linearity)，而且能有效降低雜訊以及耦合效應(yīng)，同時解決習(xí)知制程中蝕刻多晶硅層時發(fā)生錯差(mismatch)以及極板邊緣殘余物的問題。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種制作微型顯示器的像素單元的方法，其特征是該方法包含有下列步驟提供一定義有復(fù)數(shù)個主動區(qū)域的半導(dǎo)體基底；于該半導(dǎo)體基底上依序形成一柵氧化層以及一柵極導(dǎo)電層；對該柵極導(dǎo)電層進(jìn)行一黃光暨蝕刻制程，以于該半導(dǎo)體基底之上形成至少一柵極，且該柵極覆蓋住部分的該主動區(qū)域；于未被該柵極所覆蓋的該主動區(qū)域中分別形成復(fù)數(shù)個漏極/源極；于該半導(dǎo)體基底上形成一第一介電層并覆蓋住該柵極以及該漏極/源極；于該第一介電層中形成至少一電連接至該柵極的列選擇接觸插塞；于該第一介電層上形成至少一列選擇線，并通過該列選擇接觸插塞而電連接至該柵極；于該第一介電層上形成一第二介電層并覆蓋住該列選擇線；于該第二介電層上形成至少一像素電容的上極板；于該上極板表面形成一電容介電層；以及于該第二介電層上形成至少一像素電容的下極板并覆蓋住于該上極板。
2.如權(quán)利要求1所述的方法，其特征是該柵極導(dǎo)電層為一多晶硅層。
3.如權(quán)利要求1所述的方法，其特征是該第一介電層與該第二介電層中另形成有至少一第一接觸插塞，用來電連接該源極以及該上極板。
4.如權(quán)利要求1所述的方法，其特征是該第一介電層與該第二介電層中另形成有至少一第二接觸插塞，用來電連接該漏極至一影像資料線。
5.如權(quán)利要求1所述的方法，其特征是該列選擇線由金屬所構(gòu)成，用來當(dāng)作該微型顯示器中的掃描線。
6.如權(quán)利要求1所述的方法，其特征是該下極板以及該上極板均由金屬所構(gòu)成。
7.如權(quán)利要求6所述的方法，其特征是形成該下極板以及該上極板的金屬材料包含有鈦、氮化鈦、鋁、銅或上述各物的合金。
8.如權(quán)利要求1所述的方法，其特征是該像素單元由二該柵極、二共用的該漏極、四該源極、四該上極板以及一該下極板由下至上依序堆疊所構(gòu)成。
9.如權(quán)利要求1所述的方法，其特征是該微型顯示器為一反射式液晶投影顯示器。
10.一種制作微型顯示器的像素單元的方法，其特征是該方法包含有下列步驟提供一定義有復(fù)數(shù)個主動區(qū)域的半導(dǎo)體基底；于該半導(dǎo)體基底上形成至少一柵極，且該柵極覆蓋住部分的該主動區(qū)域；于未被該柵極所覆蓋的該主動區(qū)域中分別形成復(fù)數(shù)個漏極/源極；于該半導(dǎo)體基底上形成一第一介電層并覆蓋住該柵極以及該漏極/源極；于該第一介電層上形成至少一像素電容的上極板；于該上極板表面形成一電容介電層；以及于該第一介電層上形成至少一像素電容的下極板并覆蓋住于該上極板。
11.如權(quán)利要求10所述的方法，其特征是形成該柵極的方法另包含有下列步驟于該半導(dǎo)體基底上依序形成一柵氧化層以及一多晶硅層；以及對該多晶硅層進(jìn)行一黃光暨蝕刻制程，以于該半導(dǎo)體基底之上同時形成至少一柵極以及至少一電連接該柵極的列選擇線，且該柵極覆蓋住部分的該主動區(qū)域。
12.如權(quán)利要求10所述的方法，其特征是該第一介電層下方另包含有一第二介電層，覆蓋于該柵極以及該漏極/源極以及之上。
13.如權(quán)利要求12所述的方法，其特征是另包含有下列步驟于該第二介電層中形成至少一電連接至該柵極的列選擇接觸插塞；于該第二介電層上形成至少一列選擇線，并通過該列選擇接觸插塞而電連接至該柵極；以及形成該第一介電層，并覆蓋住該列選擇線。
14.如權(quán)利要求13所述的方法，其特征是該列選擇線由金屬所構(gòu)成，用來當(dāng)作該微型顯示器中的掃描線。
15.如權(quán)利要求10所述的方法，其特征是該下極板以及該上極板均由金屬材料所構(gòu)成，且該金屬材料包含有鈦、氮化鈦、鋁、銅或上述各物的合金。
16.如權(quán)利要求10所述的方法，其特征是該第一介電層與該第二介電層中另形成有至少一第一接觸插塞，用來電連接該源極以及該上極板。
17.如權(quán)利要求10所述的方法，其特征是該第一介電層與該第二介電層中另形成有至少一第二接觸插塞，用來電連接該漏極至一影像資料線。
18.如權(quán)利要求10所述的方法，其特征是該像素單元由二該柵極、二共用的該漏極、四該源極、四該上極板以及一該下極板由下至上依序堆疊所構(gòu)成。
19.如權(quán)利要求10所述的方法，其特征是該微型顯示器為一反射式液晶投影顯示器。
20.一種微型顯示器的像素單元元件，其特征是該元件包含有一定義有復(fù)數(shù)個主動區(qū)域的半導(dǎo)體基底；至少一柵極，且該柵極覆蓋住部分的該主動區(qū)域；至少一漏極/源極，且該漏極/源極分別位于未被該柵極所覆蓋的該主動區(qū)域中；一第一介電層覆蓋于該柵極以及該漏極/源極之上，且該第一介電層中包含至少一電連接至該柵極的列選擇接觸插塞；至少一列選擇線，該列選擇線位于該第一介電層之上，并通過該列選擇接觸插塞而被電連接至該柵極；一第二介電層，該第二介電層位于該第一介電層之上，且該第二介電層覆蓋住該列選擇線；至少一像素電容的上極板，且該像素電容的上極板位于該第二介電層之上；至少一電容介電層，且該電容介電層位于該上極板的表面；以及至少一像素電容的下極板，該電容的下極板位于該第二介電層之上，且該電容的下極板覆蓋住該上極板以及該電容介電層。
21.如權(quán)利要求20所述的元件，其特征是該柵極包含有一柵氧化層、一多晶硅層或一金屬硅化物層。
22.如權(quán)利要求20所述的元件，其特征是該第一介電層與該第二介電層中另包含有至少一第一接觸插塞，用來電連接該源極以及該上極板。
23.如權(quán)利要求20所述的元件，其特征是該第一介電層與該第二介電層中另包含有至少一第二接觸插塞，用來電連接該漏極至一影像資料線。
24.如權(quán)利要求20所述的元件，其特征是該列選擇線由金屬所構(gòu)成，用來當(dāng)作該微型顯示器中的掃描線。
25.如權(quán)利要求20所述的元件，其特征是該下極板以及該上極板均由金屬所構(gòu)成。
26.如權(quán)利要求25所述的元件，其特征是構(gòu)成該下極板以及該上極板的金屬材料包含有鈦、氮化鈦、鋁、銅或上述各物的合金。
27.如權(quán)利要求20所述的元件，其特征是該像素單元由二該柵極、二共用的該漏極、四該源極、四該上極板以及一該下極板由下至上依序堆疊所構(gòu)成。
28.如權(quán)利要求20所述的元件，其特征是該微型顯示器為一反射式液晶投影顯示器。
全文摘要
一種微型顯示器像素單元及其制作方法，該方法先提供一定義有復(fù)數(shù)個主動區(qū)域的半導(dǎo)體基底，接著于該半導(dǎo)體基底上形成至少一柵極，且該柵極覆蓋住部分的該主動區(qū)域；隨后于未被該柵極所覆蓋的該主動區(qū)域中分別形成復(fù)數(shù)個漏極/源極，并于該半導(dǎo)體基底上形成一第一介電層并覆蓋住該柵極以及該漏極/源極；然后于該第一介電層上形成至少一像素電容的上極板，且該上極板表面另形成一電容介電層；最后于該第一介電層上形成至少一像素電容的下極板并覆蓋住于該上極板；本發(fā)明不但可大幅提高積集度以及金屬電容的線性度，而且能有效降低雜訊以及耦合效應(yīng)，同時解決習(xí)知制程中蝕刻多晶硅層時發(fā)生錯差以及極板邊緣殘余物的問題。
文檔編號G02F1/136GK1427450SQ0215551
公開日2003年7月2日 申請日期2002年12月9日 優(yōu)先權(quán)日2001年12月19日
發(fā)明者張光曄, 郭國運 申請人:聯(lián)華電子股份有限公司