專(zhuān)利名稱(chēng)：數(shù)字示波器和數(shù)據(jù)存取方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到一種數(shù)字示波器和數(shù)據(jù)存取方法，特別涉及到一種數(shù)據(jù)讀寫(xiě)安全性較高的數(shù)字示波器。
背景技術(shù)：
很多的數(shù)字化產(chǎn)品中都包含具有數(shù)據(jù)處理功能的芯片，如數(shù)字信號(hào)處理器(DSP)。 由于目前DSP內(nèi)部存儲(chǔ)空間的限制，DSP多采用外接存儲(chǔ)器來(lái)存放自身加載程序或者需要 掉電保存的數(shù)據(jù)。用于此種應(yīng)用的存儲(chǔ)器有EPROM、EEPROM、Flash等。請(qǐng)參照?qǐng)D1，圖1是一種現(xiàn)有技術(shù)的數(shù)字示波器的模塊示意圖。該數(shù)字示波器1包 括一個(gè)用于對(duì)測(cè)量數(shù)據(jù)進(jìn)行處理的處理器11和一個(gè)與處理器11通信的存儲(chǔ)器12。存儲(chǔ)器 12保存有處理器11運(yùn)行的程序，處理器11可以對(duì)存儲(chǔ)器12進(jìn)行讀、寫(xiě)、擦除等操作。處理器11具有一組地址引腳111、一組數(shù)據(jù)引腳112和多個(gè)控制引腳110。多個(gè) 控制引腳Iio包括一個(gè)第一通用輸入輸出(GPIO)引腳113、一個(gè)讀使能(RE)引腳114、一 個(gè)寫(xiě)使能(WE)引腳115和一個(gè)第二通用輸入輸出引腳116。存儲(chǔ)器12具有一個(gè)地址引腳 121、一組數(shù)據(jù)引腳122和多個(gè)受控引腳120。多個(gè)受控引腳120包括一個(gè)片選(CE)引腳 123、一個(gè)輸出使能(OE)引腳124、一個(gè)寫(xiě)使能(WE)引腳125和一個(gè)寫(xiě)保護(hù)(WP)引腳126。地址引腳111與地址引腳121對(duì)應(yīng)相連，數(shù)據(jù)引腳112與數(shù)據(jù)引腳122對(duì)應(yīng)連接， 第一通用輸入輸出引腳113與片選引腳123連接，讀使能引腳114與輸出使能引腳124連 接，寫(xiě)使能引腳115與寫(xiě)使能引腳125連接，第二通用輸入輸出引腳116與寫(xiě)保護(hù)引腳126 連接。存儲(chǔ)器12的寫(xiě)保護(hù)引腳126具有一個(gè)有效狀態(tài)(低電平)和一個(gè)無(wú)效狀態(tài)(高 電平)。當(dāng)寫(xiě)保護(hù)引腳126處于有效狀態(tài)時(shí)，存儲(chǔ)器12將禁止處理器11修改其上的數(shù)據(jù)， 即禁止對(duì)存儲(chǔ)器12進(jìn)行寫(xiě)操作和擦除操作。存儲(chǔ)器12的片選引腳123具有一個(gè)有效狀態(tài)和一個(gè)無(wú)效狀態(tài)。當(dāng)需要對(duì)該存儲(chǔ) 器12進(jìn)行操作時(shí)，需要將片選引腳123置于有效狀態(tài)，來(lái)選定該存儲(chǔ)器12。存儲(chǔ)器12的寫(xiě)使能引腳125具有一個(gè)有效狀態(tài)和一個(gè)無(wú)效狀態(tài)。當(dāng)將存儲(chǔ)器12 的寫(xiě)使能引腳125置于有效狀態(tài)時(shí)，則表示可以對(duì)指定地址的儲(chǔ)存單元進(jìn)行寫(xiě)操作和擦除 操作。存儲(chǔ)器12的輸出使能引腳124具有一個(gè)有效狀態(tài)和一個(gè)無(wú)效狀態(tài)。當(dāng)將存儲(chǔ)器 12的輸出使能引腳124置于有效狀態(tài)時(shí)，則表示可以對(duì)指定地址的儲(chǔ)存單元進(jìn)行讀操作。處理器11在需要對(duì)存儲(chǔ)器12進(jìn)行讀操作時(shí)，通過(guò)第一通用輸入輸出引腳113將 片選引腳123置于有效從而選定存儲(chǔ)器12 ；通過(guò)讀使能引腳114將輸出使能引腳124置于 有效從而開(kāi)打存儲(chǔ)器12的讀操作的權(quán)限；通過(guò)地址引腳111將需要讀取的存儲(chǔ)單元的地址 發(fā)送給存儲(chǔ)器12 ；通過(guò)數(shù)據(jù)引腳112將所需讀取的數(shù)據(jù)讀回。處理器11在需要對(duì)存儲(chǔ)器12進(jìn)行寫(xiě)操作時(shí)，通過(guò)第一通用輸入輸出引腳113將 片選引腳123置于有效從而選定存儲(chǔ)器12 ；通過(guò)寫(xiě)使能引腳115將寫(xiě)使能引腳125置于有效從而開(kāi)打存儲(chǔ)器12的寫(xiě)操作的權(quán)限；通過(guò)地址引腳111將需要寫(xiě)入的存儲(chǔ)單元的地址發(fā) 送給存儲(chǔ)器12 ；通過(guò)數(shù)據(jù)引腳112將所需寫(xiě)入的數(shù)據(jù)寫(xiě)入到對(duì)應(yīng)的存儲(chǔ)單元上。但是，由于存儲(chǔ)器12的寫(xiě)使能引腳125直接和處理器11的寫(xiě)使能引腳115連接，因此處理器11僅僅靠寫(xiě)使能引腳115而不需要外加任何控制或驗(yàn)證即可以控制了存儲(chǔ)器 12寫(xiě)操作的權(quán)限，造成存儲(chǔ)器12上的數(shù)據(jù)因誤操作而被修改或丟失的可能較高，即存儲(chǔ)器 12上數(shù)據(jù)的安全性較差。

發(fā)明內(nèi)容
為了解決傳統(tǒng)數(shù)字示波器數(shù)據(jù)安全性較差的問(wèn)題，有必要提供一種數(shù)據(jù)安全性較 高的數(shù)字示波器。一種數(shù)字示波器，包括一個(gè)處理器和一個(gè)與所述的處理器相連接的存儲(chǔ)器，所述 的數(shù)字示波器還包括一個(gè)與所述的處理器和所述的存儲(chǔ)器相連接的仲裁電路，所述的仲裁 電路內(nèi)預(yù)設(shè)有一個(gè)操作預(yù)設(shè)條件，所述的處理器在需要對(duì)所述的存儲(chǔ)器進(jìn)行操作時(shí)會(huì)發(fā)送 一個(gè)操作校驗(yàn)碼到所述的仲裁電路，所述的仲裁電路在所述的操作校驗(yàn)碼滿(mǎn)足所述的操作 預(yù)設(shè)條件時(shí)使所述的存儲(chǔ)器對(duì)所述的處理器開(kāi)放操作權(quán)限。本發(fā)明數(shù)字示波器當(dāng)中，所述的存儲(chǔ)器可以是FLASH、EPR0M或EEPROM等具有數(shù)據(jù) 存儲(chǔ)能力的電子元件。本發(fā)明數(shù)字示波器當(dāng)中，所述的仲裁電路可以是復(fù)雜可編程邏輯器件(CPLD)、可 編程邏輯陣列(PLA)、現(xiàn)場(chǎng)可編程邏輯陣列(FPLA)、通用陣列邏輯(GAL)或現(xiàn)場(chǎng)可編程門(mén)陣 列(FPGA)。本發(fā)明數(shù)字示波器當(dāng)中，所述的開(kāi)放操作權(quán)限是指允許處理器對(duì)存儲(chǔ)器進(jìn)行操 作。在本發(fā)明數(shù)字示波器的一個(gè)較佳實(shí)施方式當(dāng)中，該仲裁電路內(nèi)預(yù)設(shè)有一個(gè)操作預(yù) 設(shè)碼，所述的操作預(yù)設(shè)條件為所述的操作校驗(yàn)碼與所述的操作預(yù)設(shè)碼相同。本發(fā)明的數(shù)字示波器由于利用所述的仲裁電路對(duì)所述的處理器所請(qǐng)求的操作進(jìn) 行驗(yàn)證，驗(yàn)證通過(guò)才開(kāi)放所述存儲(chǔ)器的操作權(quán)限，使得所述的處理器不能直接獲得所述的 存儲(chǔ)器的操作權(quán)限，進(jìn)而使得所述的存儲(chǔ)器上數(shù)據(jù)的安全性較高。本發(fā)明同時(shí)還提供另一種數(shù)據(jù)安全性較高的數(shù)字示波器。一種數(shù)字示波器，包括一個(gè)存儲(chǔ)器，包括一個(gè)受控引腳；一個(gè)處理器，包括一個(gè)控 制引腳；所述的數(shù)字示波器還包括一個(gè)仲裁電路，所述的處理器的控制引腳通過(guò)所述的仲 裁電路連接到所述的存儲(chǔ)器的受控引腳，所述的仲裁電路用于在所述的處理器的控制引腳 為有效的時(shí)候，選擇性的將所述的存儲(chǔ)器的受控引腳置為有效或無(wú)效。本發(fā)明的數(shù)字示波器由于利用所述的處理器的控制引腳通過(guò)仲裁電路間接連接 到所述的存儲(chǔ)器的受控引腳，所述的仲裁電路用于在所述的處理器的控制引腳為有效的時(shí) 候，選擇性的將所述的存儲(chǔ)器的受控引腳置為有效或無(wú)效，使得所述的存儲(chǔ)器上數(shù)據(jù)的安 全性較高。本發(fā)明同時(shí)還提供所述的數(shù)字示波器所采用的數(shù)據(jù)存取方法。一種本發(fā)明數(shù)字示波器所采用的數(shù)據(jù)存取方法，其包括如下步驟處理器向仲裁電路發(fā)送操作請(qǐng)求；
處理器向仲裁電路發(fā)送操作校驗(yàn)碼；判斷操作校驗(yàn)碼是否符合操作預(yù)設(shè)條件，如果符合條件，則開(kāi)放存儲(chǔ)器的操作權(quán)限并通知處理器可以進(jìn)行操作，繼續(xù)執(zhí)行后續(xù)的步驟，如果不符合條件，則通知處理器不可 以進(jìn)行操作，并不再執(zhí)行后續(xù)的步驟；處理器對(duì)存儲(chǔ)器進(jìn)行操作。本發(fā)明的數(shù)據(jù)存取方法由于利用所述的仲裁電路對(duì)所述的處理器所請(qǐng)求的操作 進(jìn)行驗(yàn)證，驗(yàn)證通過(guò)才開(kāi)放所述存儲(chǔ)器的操作權(quán)限，使得所述的處理器不能直接獲得所述 的存儲(chǔ)器的操作權(quán)限，進(jìn)而使得采用本方法的存儲(chǔ)器上數(shù)據(jù)的安全性較高。


圖1是一種現(xiàn)有技術(shù)的數(shù)字示波器的模塊示意圖。圖2是本發(fā)明數(shù)字示波器一較佳實(shí)施方式的模塊示意圖。圖3是圖2所示數(shù)字示波器執(zhí)行寫(xiě)操作的步驟流程圖。圖4是本發(fā)明數(shù)字示波器另一變形實(shí)施方式的模塊示意圖。圖5是本發(fā)明數(shù)字示波器再一變形實(shí)施方式的模塊示意圖。
具體實(shí)施例方式請(qǐng)參照?qǐng)D2，圖2是本發(fā)明數(shù)字示波器一較佳實(shí)施方式的模塊示意圖。該數(shù)字示波 器2包括一個(gè)用于對(duì)測(cè)量數(shù)據(jù)進(jìn)行處理的處理器21、一個(gè)存儲(chǔ)器22、一個(gè)仲裁電路23、一組 數(shù)據(jù)總線24和一組地址總線25。該處理器21為DSP，該存儲(chǔ)器22為Flash，該仲裁電路 23為復(fù)雜可編程邏輯器件。作為另外的實(shí)施例，該處理器21可以是CPU或MCU等具有程序執(zhí)行能力的芯片。 該存儲(chǔ)器22可以是EPROM或EEPROM等具有數(shù)據(jù)存儲(chǔ)能力的電子元件。該仲裁電路23可 以是可編程邏輯陣列、現(xiàn)場(chǎng)可編程邏輯陣列、通用陣列邏輯或現(xiàn)場(chǎng)可編程門(mén)陣列。該處理器21包括一組數(shù)據(jù)引腳211、一組地址引腳212和多個(gè)控制引腳210。該 多個(gè)控制引腳210包括一個(gè)第一通用輸入輸出引腳213、一個(gè)第二通用輸入輸出引腳214、 一個(gè)寫(xiě)使能引腳215和一個(gè)讀使能引腳216。該存儲(chǔ)器22包括一組數(shù)據(jù)引腳221、一組地址引腳222和多個(gè)受控引腳220。該 多個(gè)受控引腳220包括一個(gè)寫(xiě)使能引腳223、一個(gè)寫(xiě)保護(hù)引腳224、一個(gè)片選引腳225和一 個(gè)輸出使能引腳226。所述的仲裁電路23包括多個(gè)輸入輸出引腳230。該處理器21的地址引腳212、該存儲(chǔ)器22的地址引腳222和該仲裁電路23的多 個(gè)輸入輸出引腳230中的第一部分233都連接到該地址總線25上。該處理器21的數(shù)據(jù)引 腳211、該存儲(chǔ)器22的數(shù)據(jù)引腳221和該仲裁電路23的多個(gè)輸入輸出引腳230中的第二 部分234都連接到該數(shù)據(jù)總線24上。該第一通用輸入輸出引腳213、第二通用輸入輸出引 腳214、寫(xiě)使能引腳215和讀使能引腳216都一一對(duì)應(yīng)地連接到仲裁電路23的多個(gè)輸入輸 出引腳230的第三部分235上。該存儲(chǔ)器22的寫(xiě)使能引腳223、寫(xiě)保護(hù)引腳224、片選引腳 225和輸出使能引腳226都一一對(duì)應(yīng)地連接到仲裁電路23的多個(gè)輸入輸出引腳230的第四 部分236上。上述連接方式使得處理器21不直接連接存儲(chǔ)器22的受控引腳220，而是將處理器21的控制引腳210和存儲(chǔ)器22的受控引腳220都連接至仲裁電路23，由仲裁電路23 統(tǒng)一判斷是否給予處理器21對(duì)存儲(chǔ)器22進(jìn)行各種操作的權(quán)限。該處理器21的寫(xiě)使能引腳215在該處理器21執(zhí)行寫(xiě)操作時(shí)為有效狀態(tài)，否則處 于無(wú)效狀態(tài)。讀使能引腳216在該處理器21執(zhí)行讀操作時(shí)為有效狀態(tài)，否則處于無(wú)效狀態(tài)。 第一通用輸入輸出引腳213被設(shè)定成用于發(fā)送片選信號(hào)來(lái)選定存儲(chǔ)器22。第二通用輸入輸 出引腳214被設(shè)定成用于發(fā)送寫(xiě)保護(hù)信號(hào)控制存儲(chǔ)器22是否寫(xiě)保護(hù)。存儲(chǔ)器22的寫(xiě)保護(hù)引腳224具有一個(gè)有效狀態(tài)(低電平)和一個(gè)無(wú)效狀態(tài)(高 電平)。當(dāng)寫(xiě)保護(hù)引腳224處于有效狀態(tài)時(shí)，將對(duì)存儲(chǔ)器22進(jìn)行寫(xiě)保護(hù)，否則將不寫(xiě)保護(hù)。 其中，寫(xiě)保護(hù)是指存儲(chǔ)器22將禁止處理器21或其他元件修改其上的數(shù)據(jù)，即禁 止對(duì)存儲(chǔ)器 22進(jìn)行寫(xiě)操作或擦除操作。存儲(chǔ)器22的片選引腳225具有一個(gè)有效狀態(tài)和一個(gè)無(wú)效狀態(tài)。當(dāng)需要選定該存 儲(chǔ)器22來(lái)進(jìn)行操作時(shí)，需要將片選引腳225置于有效狀態(tài)，來(lái)選定該存儲(chǔ)器22。存儲(chǔ)器22的寫(xiě)使能引腳223具有一個(gè)有效狀態(tài)和一個(gè)無(wú)效狀態(tài)。當(dāng)將存儲(chǔ)器22 的寫(xiě)使能引腳223置于有效狀態(tài)時(shí)，則表示可以對(duì)指定地址的儲(chǔ)存單元進(jìn)行寫(xiě)操作或擦除 操作。存儲(chǔ)器22的輸出使能引腳226具有一個(gè)有效狀態(tài)和一個(gè)無(wú)效狀態(tài)。當(dāng)將存儲(chǔ)器 12的輸出使能引腳124置于有效狀態(tài)時(shí)，則表示可以對(duì)指定地址的儲(chǔ)存單元進(jìn)行讀操作。仲裁電路23具有內(nèi)部R0M(或外部ROM)和RAM，可以通過(guò)編程的方式在其內(nèi)部預(yù) 設(shè)有多個(gè)操作預(yù)設(shè)條件和多個(gè)關(guān)閉操作預(yù)設(shè)條件并將其運(yùn)行。而上述對(duì)仲裁電路23的編 程可以在PC上將程序編寫(xiě)完成后通過(guò)下載線或編輯器固化到仲裁電路23的內(nèi)部R0M(或 外部ROM)中，每次上電即可以自動(dòng)加載運(yùn)行。該多個(gè)操作預(yù)設(shè)條件包括一個(gè)寫(xiě)操作預(yù)設(shè)條件和一個(gè)讀操作預(yù)設(shè)條件。該多個(gè)關(guān) 閉操作預(yù)設(shè)條件包括一個(gè)關(guān)閉寫(xiě)操作預(yù)設(shè)條件和一個(gè)關(guān)閉讀操作預(yù)設(shè)條件。處理器21在 需要對(duì)存儲(chǔ)器22進(jìn)行對(duì)應(yīng)操作(如寫(xiě)操作或讀操作)時(shí)需要發(fā)送一個(gè)操作校驗(yàn)碼到仲裁 電路23。如果操作校驗(yàn)碼滿(mǎn)足對(duì)應(yīng)的操作預(yù)設(shè)條件，則仲裁電路23對(duì)處理器21開(kāi)放對(duì)應(yīng) 的操作權(quán)限。其中，所謂的“開(kāi)放對(duì)應(yīng)的操作權(quán)限”是指允許處理器21對(duì)存儲(chǔ)器22進(jìn)行對(duì) 應(yīng)的操作。類(lèi)似的，處理器21在需要對(duì)存儲(chǔ)器22關(guān)閉對(duì)應(yīng)操作(如關(guān)閉寫(xiě)操作或關(guān)閉讀 操作)時(shí)需要發(fā)送一個(gè)關(guān)閉操作校驗(yàn)碼到仲裁電路23。如果關(guān)閉操作校驗(yàn)碼滿(mǎn)足對(duì)應(yīng)的關(guān) 閉操作預(yù)設(shè)條件，則仲裁電路23對(duì)處理器21關(guān)閉對(duì)應(yīng)的操作權(quán)限，如果不滿(mǎn)足則保持權(quán)限 的開(kāi)放。其中，所謂的“關(guān)閉對(duì)應(yīng)的操作權(quán)限”即不允許處理器21對(duì)存儲(chǔ)器22進(jìn)行對(duì)應(yīng)的 操作。請(qǐng)一并參照?qǐng)D2和圖3，圖3是圖2所示數(shù)字示波器執(zhí)行寫(xiě)操作的步驟流程圖。下 面以數(shù)字示波器2進(jìn)行寫(xiě)操作為例，說(shuō)明數(shù)字示波器2所采用的數(shù)據(jù)存取方法所包括的各 個(gè)步驟步驟1、處理器21向仲裁電路23發(fā)送寫(xiě)操作請(qǐng)求；處理器21的寫(xiě)使能引腳215變?yōu)橛行В沟弥俨秒娐?3確定處理器21請(qǐng)求執(zhí)行 的是寫(xiě)操作，進(jìn)而調(diào)用對(duì)應(yīng)的寫(xiě)操作預(yù)設(shè)條件。步驟2、處理器向仲裁電路23發(fā)送寫(xiě)操作校驗(yàn)碼；處理器21通過(guò)地址引腳212通過(guò)地址總線25和數(shù)據(jù)總線24向仲裁電路23發(fā)送寫(xiě)操作校驗(yàn)碼。具體為通過(guò)地址總線25選定仲裁電路23的RAM的特定的存儲(chǔ)單元，再通 過(guò)數(shù)據(jù)總線24向該特定的存儲(chǔ)單元寫(xiě)入該寫(xiě)操作校驗(yàn)碼。步驟3、判斷操作校驗(yàn)碼是否符合操作預(yù)設(shè)條件，如果符合條件，則開(kāi)放存儲(chǔ)器22 的寫(xiě)操作權(quán)限并通知處理器21可以進(jìn)行寫(xiě)操作，繼續(xù)執(zhí)行后續(xù)的步驟；如果不符合條件， 則通知處理器21不可以進(jìn)行寫(xiě)操作，保持存儲(chǔ)器22的寫(xiě)操作權(quán)限的關(guān)閉并不再執(zhí)行后續(xù) 的步驟；該仲裁電路23內(nèi)部預(yù)設(shè)有一個(gè)寫(xiě)操作預(yù)設(shè)碼，該寫(xiě)操作預(yù)設(shè)條件為該寫(xiě)操作校 驗(yàn)碼是否等于 該寫(xiě)操作預(yù)設(shè)碼。即，如果該寫(xiě)操作校驗(yàn)碼等于該寫(xiě)操作預(yù)設(shè)碼，則該仲裁電 路23通過(guò)對(duì)應(yīng)的輸入輸出引腳230輸出低電平使得該存儲(chǔ)器22的寫(xiě)使能引腳223處于有 效狀態(tài)。同時(shí)，該仲裁電路23通過(guò)地址總線25發(fā)送一個(gè)允許操作信號(hào)反饋到處理器21以 通知處理器21可以進(jìn)行寫(xiě)操作。如果該寫(xiě)操作校驗(yàn)碼不等于該寫(xiě)操作預(yù)設(shè)碼，則該仲裁電 路23通過(guò)地址總線25發(fā)送一個(gè)不允許操作信號(hào)反饋到處理器21以通知處理器21不可以 進(jìn)行寫(xiě)操作，并繼續(xù)保持存儲(chǔ)器22的寫(xiě)使能引腳223為高電平以處于無(wú)效狀態(tài)。這樣，即 便處理器21仍舊繼續(xù)試圖對(duì)該存儲(chǔ)器22進(jìn)行寫(xiě)操作，也會(huì)因?yàn)樵撝俨秒娐?3將存儲(chǔ)器22 的寫(xiě)使能引腳223置于無(wú)效狀態(tài)而使寫(xiě)操作不能成功。例如，該寫(xiě)操作校驗(yàn)碼例如是二進(jìn) 制數(shù)1010，該寫(xiě)操作預(yù)設(shè)碼是1000，由于1010不等于1000，因此不能開(kāi)放寫(xiě)操作權(quán)限。步驟4、處理器21對(duì)存儲(chǔ)器22進(jìn)行寫(xiě)操作；上述步驟4又包括以下具體的步驟4. 1 4. 3 步驟4. 1、處理器21發(fā)送擦除命令以及需要擦除的存儲(chǔ)單元的地址；對(duì)于本實(shí)施方式所舉例的存儲(chǔ)器22，存儲(chǔ)器22內(nèi)部具有專(zhuān)用的固定地址的多個(gè) 存儲(chǔ)單元用于存放操作指令，這些固定地址的多個(gè)存儲(chǔ)單元被稱(chēng)為控制寄存器。因此在本 實(shí)施方式中，所謂的“處理器21發(fā)送擦除命令”是向存儲(chǔ)器22的控制寄存器寫(xiě)入擦除操作 的控制碼。例如，處理器21對(duì)存儲(chǔ)器22的第二個(gè)扇區(qū)進(jìn)行擦除，第二個(gè)扇區(qū)起始地址假定 為0x10000，那么擦除操作過(guò)程為a.通過(guò)數(shù)據(jù)總線24向0x10555地址寫(xiě)入OxAAb.通過(guò)數(shù)據(jù)總線24向0xl02AA地址寫(xiě)入0x55c.通過(guò)數(shù)據(jù)總線24向0x10555地址寫(xiě)入0x80d.通過(guò)數(shù)據(jù)總線24向0x10555地址寫(xiě)入OxAAe.通過(guò)數(shù)據(jù)總線24向0xl02AA地址寫(xiě)入0x55f.通過(guò)數(shù)據(jù)總線24向0x10000地址寫(xiě)入0x30當(dāng)然，上述僅僅是對(duì)一種存儲(chǔ)器的擦除操作所做的一個(gè)舉例說(shuō)明，對(duì)于不同類(lèi)型 的存儲(chǔ)器，操作方式和控制碼均有所不同，但是這是本領(lǐng)域技術(shù)人員所公知的常識(shí)性技術(shù)。而需要擦除的存儲(chǔ)單元的地址是通過(guò)地址總線25發(fā)送的。步驟4. 2、處理器21發(fā)送寫(xiě)入命令、需要寫(xiě)入的存儲(chǔ)單元的地址以及需要寫(xiě)入的 數(shù)據(jù)；此過(guò)程仍然是處理器21對(duì)存儲(chǔ)器22的控制寄存器寫(xiě)入寫(xiě)控制碼，方法與擦除過(guò) 程(步驟4. 1)相同，只不過(guò)地址和命令有所不同，這里不作贅述。步驟4. 3、寫(xiě)入數(shù)據(jù)；步驟4. 4、檢查數(shù)據(jù)正確性；
在本實(shí)施方式當(dāng)中，對(duì)數(shù)據(jù)正確性的檢查是將寫(xiě)操作所寫(xiě)入存儲(chǔ)器22的數(shù)據(jù)讀 回與處理器21發(fā)送的數(shù)據(jù)相比較。如果寫(xiě)入正確，則繼續(xù)執(zhí)行下一個(gè)步驟，如果寫(xiě)入錯(cuò)誤， 則繼續(xù)判斷是否是第一次寫(xiě)入錯(cuò)誤如果是第一次寫(xiě)入錯(cuò)誤，則重新回到并執(zhí)行步驟4. 1 ； 如果不是第一次寫(xiě)入錯(cuò)誤，則向處理器21發(fā)送錯(cuò)誤信息，并執(zhí)行下一個(gè)步驟。步驟5、處理器21向仲裁電路23發(fā)送關(guān)閉寫(xiě)操作校驗(yàn)碼，判斷關(guān)閉寫(xiě)操作校驗(yàn)碼 是否符合關(guān)閉寫(xiě)操作預(yù)設(shè)條件，如果符合條件，則關(guān)閉存儲(chǔ)器22的寫(xiě)操作權(quán)限；如果不符 合條件，則維持現(xiàn)有狀態(tài)不改變；為了防止在操作過(guò)程中錯(cuò)誤的中斷操作進(jìn)而使數(shù)據(jù)遭到破壞，所以在關(guān)閉操作時(shí) 也可以設(shè)置一個(gè)步驟5來(lái)對(duì)關(guān)閉操作進(jìn)行一個(gè)驗(yàn)證。步驟5的操作過(guò)程和步驟2 3類(lèi) 似。此處，關(guān)閉操作預(yù)設(shè)條件可以和操作預(yù)設(shè)條件預(yù)設(shè)成一樣的條件，也可以預(yù)設(shè)成不一樣 的條件。本發(fā)明的數(shù)字示波器2由于處理器21的控制引腳210不直接連接到存儲(chǔ)器22的 受控引腳220上，而是通過(guò)該仲裁電路23控制，因此可以利用仲裁電路23對(duì)處理器21請(qǐng) 求的操作進(jìn)行驗(yàn)證，使得存儲(chǔ)器22上數(shù)據(jù)的安全性較高。本發(fā)明并不限于上述實(shí)施方式所述，還具有諸多變形實(shí)施方式，例如一、如圖4，可以利用控制引腳510發(fā)送操作校驗(yàn)碼(即操作校驗(yàn)碼)，這樣則無(wú)需 將地址總線55和數(shù)據(jù)總線54連接到仲裁電路53。二、本發(fā)明的數(shù)字示波器2的處理器21和存儲(chǔ)器22均不限于一個(gè)。例如該數(shù)字 示波器還包括另一個(gè)處理器，該另一個(gè)處理器在需要對(duì)所述的存儲(chǔ)器進(jìn)行操作時(shí)發(fā)送另一 個(gè)操作校驗(yàn)碼到該仲裁電路，該仲裁電路在該另一個(gè)操作校驗(yàn)碼滿(mǎn)足該操作預(yù)設(shè)條件時(shí)使 該存儲(chǔ)器對(duì)該另一個(gè)處理器開(kāi)放操作權(quán)限。這樣，可以通過(guò)對(duì)不同的處理器或存儲(chǔ)器設(shè)置 不同的操作校驗(yàn)碼或操作預(yù)設(shè)條件來(lái)進(jìn)行分級(jí)控制。三、如圖5，可以將該控制引腳610和受控引腳620的一部分連接到仲裁電路63 上，使仲裁電路63對(duì)一部分操作進(jìn)行驗(yàn)證。如，僅將寫(xiě)使能引腳615和寫(xiě)使能引腳623連 接到仲裁電路63，使得僅對(duì)寫(xiě)操作進(jìn)行驗(yàn)證。四、操作預(yù)設(shè)條件和關(guān)閉操作預(yù)設(shè)條件還可以具有多種形式，例如操作預(yù)設(shè)條件 還可以是當(dāng)操作校驗(yàn)碼大于一個(gè)預(yù)設(shè)碼時(shí)，開(kāi)放操作權(quán)限。五、本發(fā)明的數(shù)字示波器2可以通過(guò)設(shè)置多個(gè)操作預(yù)設(shè)條件對(duì)存儲(chǔ)器22不同的數(shù) 據(jù)段(如扇區(qū))進(jìn)行控制。六、本發(fā)明的數(shù)字示波器2的仲裁電路23還可以用于實(shí)現(xiàn)地址譯碼，系統(tǒng)時(shí)鐘控 制，上電時(shí)序控制等功能。以上所述，僅為本發(fā)明的具體實(shí)施方式
，但本發(fā)明的保護(hù)范圍并不局限于此，任何 熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到變化或替換，都應(yīng)涵 蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍都應(yīng)該以權(quán)利要求的保護(hù)范圍為準(zhǔn)。
權(quán)利要求
一種數(shù)字示波器，包括一個(gè)處理器和一個(gè)與所述的處理器相連接的存儲(chǔ)器，其特征在于所述的數(shù)字示波器還包括一個(gè)與所述的處理器和所述的存儲(chǔ)器相連接的仲裁電路，所述的仲裁電路內(nèi)預(yù)設(shè)有一個(gè)操作預(yù)設(shè)條件，所述的處理器在需要對(duì)所述的存儲(chǔ)器進(jìn)行操作時(shí)，會(huì)發(fā)送一個(gè)操作校驗(yàn)碼到所述的仲裁電路，所述的仲裁電路在所述的操作校驗(yàn)碼滿(mǎn)足所述的操作預(yù)設(shè)條件時(shí)，使所述的存儲(chǔ)器對(duì)所述的處理器開(kāi)放操作權(quán)限。
2.根據(jù)權(quán)利要求1所述的數(shù)字示波器，其特征在于該仲裁電路內(nèi)預(yù)設(shè)有一個(gè)操作預(yù) 設(shè)碼，所述的操作預(yù)設(shè)條件為所述的操作校驗(yàn)碼與所述的操作預(yù)設(shè)碼相同。
3.根據(jù)權(quán)利要求1所述的數(shù)字示波器，其特征在于所述的數(shù)字示波器還包括一個(gè)數(shù) 據(jù)總線和一個(gè)地址總線，所述的處理器包括一個(gè)控制引腳、一個(gè)地址引腳和一個(gè)數(shù)據(jù)引腳， 所述的存儲(chǔ)器還包括一個(gè)受控引腳、一個(gè)地址引腳和一個(gè)數(shù)據(jù)引腳，所述的處理器的控制 引腳和所述的存儲(chǔ)器的受控引腳均連接到所述的仲裁電路，所述的處理器的數(shù)據(jù)引腳、所 述的存儲(chǔ)器的數(shù)據(jù)引腳和所述的仲裁電路均連接到所述的數(shù)據(jù)總線，所述的處理器的地址 引腳、所述的存儲(chǔ)器的地址引腳和所述的仲裁電路均連接到所述的地址總線，所述的處理 器通過(guò)所述的地址總線和所述的數(shù)據(jù)總線向所述的仲裁電路發(fā)送操作校驗(yàn)碼。
4.根據(jù)權(quán)利要求3所述的數(shù)字示波器，其特征在于所述的存儲(chǔ)器對(duì)所述的處理器開(kāi) 放操作權(quán)限時(shí)，使所述的存儲(chǔ)器的受控引腳有效。
5.根據(jù)權(quán)利要求1所述的數(shù)字示波器，其特征在于所述的數(shù)字示波器還包括一個(gè)數(shù) 據(jù)總線和一個(gè)地址總線，所述的處理器包括一個(gè)控制引腳、一個(gè)地址引腳和一個(gè)數(shù)據(jù)引腳， 所述的存儲(chǔ)器還包括一個(gè)受控引腳、一個(gè)地址引腳和一個(gè)數(shù)據(jù)引腳，所述的處理器的控制 引腳和所述的存儲(chǔ)器的受控引腳均連接到所述的仲裁電路，所述的處理器的數(shù)據(jù)引腳、所 述的存儲(chǔ)器的數(shù)據(jù)引腳和所述的仲裁電路均連接到所述的數(shù)據(jù)總線，所述的處理器的地址 引腳和所述的存儲(chǔ)器的地址引腳均連接到所述的地址總線，所述的處理器通過(guò)所述的處理 器的控制引腳向所述的仲裁電路發(fā)送操作校驗(yàn)碼。
6.根據(jù)權(quán)利要求1至5中任意一個(gè)權(quán)利要求所述的數(shù)字示波器，其特征在于所述的 仲裁電路為可編程邏輯陣列、現(xiàn)場(chǎng)可編程邏輯陣列、通用陣列邏輯、復(fù)雜可編程邏輯器件和 現(xiàn)場(chǎng)可編程門(mén)陣列中的一個(gè)。
7.根據(jù)權(quán)利要求1至5中任意一個(gè)權(quán)利要求所述的數(shù)字示波器，其特征在于所述的 數(shù)字示波器還包括另一個(gè)處理器，所述的另一個(gè)處理器在需要對(duì)所述的存儲(chǔ)器進(jìn)行操作時(shí) 發(fā)送另一個(gè)操作校驗(yàn)碼到所述的仲裁電路，所述的仲裁電路在所述的另一個(gè)操作校驗(yàn)碼滿(mǎn) 足所述的操作預(yù)設(shè)條件時(shí)使所述的存儲(chǔ)器對(duì)所述的另一個(gè)處理器開(kāi)放操作權(quán)限。
8.—種如權(quán)利要求1所述的數(shù)字示波器所采用的數(shù)據(jù)存取方法，其包括如下步驟所述的處理器向所述的仲裁電路發(fā)送操作請(qǐng)求；所述的處理器向所述的仲裁電路發(fā)送操作校驗(yàn)碼；判斷所述的操作校驗(yàn)碼是否符合所述的操作預(yù)設(shè)條件，如果符合，則開(kāi)放存儲(chǔ)器的操 作權(quán)限并通知所述的處理器可以進(jìn)行操作，繼續(xù)執(zhí)行后續(xù)的步驟，如果不符合，則通知所述 的處理器不可以進(jìn)行操作，并不再執(zhí)行后續(xù)的步驟；所述的處理器對(duì)所述的存儲(chǔ)器進(jìn)行操作。
9.根據(jù)權(quán)利要求8所述的數(shù)據(jù)存取方法，其特征在于步驟“所述的處理器對(duì)所述的存儲(chǔ)器進(jìn)行操作”當(dāng)中的“操作”為寫(xiě)操作，而且該步驟具體包括 處理器發(fā)送擦除命令以及需要擦除的存儲(chǔ)單元的地址； 處理器發(fā)送寫(xiě)入命令以及需要寫(xiě)入的存儲(chǔ)單元的地址； 寫(xiě)入數(shù)據(jù)。
10. 一種數(shù)字示波器，包括 一個(gè)存儲(chǔ)器，包括一個(gè)受控引腳； 一個(gè)處理器，包括一個(gè)控制引腳；其特征在于所述的數(shù)字示波器還包括一個(gè)仲裁電路，所述的處理器的控制引腳通過(guò) 所述的仲裁電路連接到所述的存儲(chǔ)器的受控引腳，所述的仲裁電路用于在所述的處理器的 控制引腳為有效的時(shí)候，選擇性的將所述的存儲(chǔ)器的受控引腳置為有效或無(wú)效。
全文摘要
本發(fā)明涉及一種數(shù)字示波器和數(shù)據(jù)存取方法。所述的數(shù)字示波器2包括一個(gè)處理器21和一個(gè)與所述的處理器相連接的存儲(chǔ)器22，所述的數(shù)字示波器2還包括一個(gè)與所述的處理器21和所述的存儲(chǔ)器22相連接的仲裁電路23，所述的仲裁電路23內(nèi)預(yù)設(shè)有一個(gè)操作預(yù)設(shè)條件，所述的處理器21在需要對(duì)所述的存儲(chǔ)器22進(jìn)行操作時(shí)會(huì)發(fā)送一個(gè)操作校驗(yàn)碼到所述的仲裁電路23，所述的仲裁電路23在所述的操作校驗(yàn)碼滿(mǎn)足所述的操作預(yù)設(shè)條件時(shí)使所述的存儲(chǔ)器22對(duì)所述的處理器21開(kāi)放操作權(quán)限。本發(fā)明的數(shù)字示波器2的數(shù)據(jù)安全性較高。
文檔編號(hào)G01R13/02GK101839928SQ20091011984
公開(kāi)日2010年9月22日 申請(qǐng)日期2009年3月19日 優(yōu)先權(quán)日2009年3月19日
發(fā)明者李維森, 王悅, 王鐵軍 申請(qǐng)人:北京普源精電科技有限公司