專(zhuān)利名稱(chēng)：基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路的制作方法
技術(shù)領(lǐng)域：
基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路技術(shù)領(lǐng)域[0001]本實(shí)用新型涉及電子電路領(lǐng)域，具體地，涉及基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路。
背景技術(shù)：
[0002]隨著微電子工藝的不斷進(jìn)步，集成電路性能的不斷提高，高速通訊系統(tǒng)的發(fā)展越來(lái)越快，高速通訊系統(tǒng)芯片對(duì)時(shí)鐘頻率的要求也越來(lái)越高。鎖相環(huán)(Phase Locked Loops, 簡(jiǎn)稱(chēng)PLL)是目前較為常用的時(shí)鐘發(fā)生器之一，時(shí)鐘抖動(dòng)是鎖相環(huán)的一個(gè)重要參數(shù)，高速通訊系統(tǒng)時(shí)鐘抖動(dòng)的大小必須在設(shè)計(jì)規(guī)范規(guī)定的范圍之內(nèi)，否則會(huì)導(dǎo)致系統(tǒng)性能降低等一系列問(wèn)題，因此抖動(dòng)測(cè)量方法也越顯重要。[0003]目前，如

圖1(a)和圖1(b)所示，游標(biāo)延時(shí)鏈抖動(dòng)測(cè)量方法，是最常用的抖動(dòng)測(cè)量技術(shù)之一。該方法的分辨率取決于兩個(gè)不同延遲單元之間延遲時(shí)間的差值，遠(yuǎn)小于單個(gè)門(mén)的延遲，如圖1(a)所示，該電路由兩條包含不同延遲單元的延時(shí)鏈構(gòu)成，其中一條延時(shí)鏈的延遲單元是τ s，另一條的延遲單元為、，當(dāng)時(shí)鐘信號(hào)通過(guò)游標(biāo)延時(shí)鏈的一級(jí)延遲單元后，將產(chǎn)生一個(gè)微小的時(shí)序差值(Ts-τ》。假設(shè)參考時(shí)鐘(ref_clk)是理想的，被測(cè)數(shù)據(jù)時(shí)鐘(data_Clk)包含有抖動(dòng)，從圖1 (b)可以看到ref_clk的上升沿領(lǐng)先data_Clk的上升沿時(shí)間T，經(jīng)過(guò)一級(jí)延時(shí)單元之后，它們的上升沿之間的差值縮小為Τ-Δ τ，在經(jīng)過(guò)N級(jí)之后，ref_clk的上升沿開(kāi)始滯后于data_Clk，抖動(dòng)值可以通過(guò)如下公式計(jì)算(假設(shè)Δ τ =(Ts-Tr):[0004]
權(quán)利要求1.一種基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路，其特征在于，包括單周期采樣模塊、 第一二選一數(shù)據(jù)選擇器MUX1、第二二選一數(shù)據(jù)選擇器MUX2、第一振蕩回路、第二振蕩回路、 鑒相器、復(fù)位信號(hào)生成模塊與計(jì)數(shù)器，所述單周期采樣模塊的輸出端分別與第一二選一數(shù)據(jù)選擇器MUXl和第二二選一數(shù)據(jù)選擇器MUX2的輸入端電連接在一起，所述第一二選一數(shù)據(jù)選擇器MUXl的輸出端電連接在第一振蕩回路的輸入端上，所述第二二選一數(shù)據(jù)選擇器 MUX2電連接在第二振蕩回路的輸入端上，所述第一振蕩回路和第二振蕩回路的輸出端均電連接在鑒相器的輸入端，所述鑒相器的輸出端電連接在復(fù)位信號(hào)生成模塊上，所述計(jì)數(shù)器電連接在第二振蕩回路上。
2.根據(jù)權(quán)利要求1所述的基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路，其特征在于，所述單周期采樣模塊由三個(gè)級(jí)聯(lián)的觸發(fā)器DFF1、DFF2與DFF3組成。
3.根據(jù)權(quán)利要求1所述的基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路，其特征在于，所述復(fù)位信號(hào)生成模塊由復(fù)位信號(hào)ReSet_Cal生成子模塊、復(fù)位信號(hào)Resetn生成子模塊、以及第三二選一數(shù)據(jù)選擇器MUX3組成。
4.根據(jù)權(quán)利要求3所述的基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路，其特征在于，所述復(fù)位信號(hào)ReSet_Cal生成子模塊包括由低電平復(fù)位的第一觸發(fā)器DFF1、由低電平復(fù)位的第二觸發(fā)器DFF2、邏輯非門(mén)與邏輯與門(mén)，所述復(fù)位信號(hào)Resetn生成子模塊包括由高電平復(fù)位的第一寄存器FF1、由高電平復(fù)位的第二寄存器FF2、一個(gè)非門(mén)、一個(gè)與門(mén)和兩個(gè)或門(mén)。
5.根據(jù)權(quán)利要求1所述的基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路其特征在于，所述單周期采樣模塊，對(duì)待測(cè)時(shí)鐘信號(hào)Clock進(jìn)行采樣，生成時(shí)序依次落后一個(gè)周期的En信號(hào)、S 信號(hào)與Sd信號(hào)；S信號(hào)輸入MUXl的“0”輸入端，Sd信號(hào)輸入MUX2的“0”輸入端，En信號(hào)分別輸入MUXl和MUX2的“ 1 ”輸入端；外部輸入的標(biāo)準(zhǔn)模式控制信號(hào)Cal，作為MUXl與MUX2 的選擇信號(hào)，Cal為低電平時(shí)設(shè)置電路為測(cè)量模式，為高電平時(shí)設(shè)置電路為校準(zhǔn)模式；所述第一振蕩回路，由二選一數(shù)據(jù)選擇器MUXl的輸出信號(hào)觸發(fā)，其輸出信號(hào)為S’ ；第二振蕩回路，由二選一數(shù)據(jù)選擇器MUX2的輸出信號(hào)觸發(fā)，其輸出信號(hào)為Sd’ ；第一振蕩回路與第二振蕩回路均可由延遲選擇信號(hào)來(lái)調(diào)整其相應(yīng)的振蕩周期；S’信號(hào)和Sd’信號(hào)輸入鑒相器，鑒相器判斷兩者的相位關(guān)系，輸出信號(hào)0ut_Dir作用于復(fù)位信號(hào)生成模塊；所述計(jì)數(shù)器，用于記錄第二振蕩回路的振蕩次數(shù)；所述復(fù)位信號(hào)生成模塊，根據(jù)待測(cè)時(shí)鐘信號(hào)Clock、外部輸入的復(fù)位信號(hào)in_ReSet、 鑒相器輸出的有效信號(hào)0ut_Dir、以及外部輸入的標(biāo)準(zhǔn)模式控制信號(hào)Cal，給單周期采樣模塊提供功能模式下的復(fù)位信號(hào)Resetn，同時(shí)給計(jì)數(shù)器提供校準(zhǔn)模式下的復(fù)位信號(hào)Reset_ Counter0
6.根據(jù)權(quán)利要求5所述的基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路，其可校準(zhǔn)性在于， 信號(hào)Cal設(shè)為高電平進(jìn)入校準(zhǔn)模式下，單周期采樣電路的輸出信號(hào)En同時(shí)觸發(fā)振蕩回路 1和2，兩個(gè)振蕩回路同時(shí)開(kāi)始振蕩；由于振蕩回路1的振蕩周期比回路2的振蕩周期長(zhǎng) Δ τ，在經(jīng)過(guò)一個(gè)長(zhǎng)周期T之后，兩個(gè)振蕩回路的輸出信號(hào)的下降沿再次重合；此時(shí)，設(shè)計(jì)數(shù)器記錄振蕩回路2的振蕩次數(shù)為N，則回路1相應(yīng)的振蕩次數(shù)為N-I ；記振蕩回路1的振蕩周期為T(mén)1,回路2的振蕩周期為T(mén)2，兩個(gè)回路振蕩周期的關(guān)系可用如下公式表示
7.根據(jù)權(quán)利要求5或6所述的基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路，其特征在于，所述單周期采樣模塊由三個(gè)級(jí)聯(lián)的觸發(fā)器DFF1、DFF2與DFF3組成，其中三個(gè)觸發(fā)器由同一外部時(shí)鐘信號(hào)Clock觸發(fā)，DFFl的R輸入端接外部輸入的復(fù)位信號(hào) in_Reset，D輸入端接高電平VDD，Q輸出端接DFF2的D輸入端；DFF2的Q輸出端接DFF3 的D輸入端，DFF2與DFF3的R輸入端，均接復(fù)位信號(hào)Resetn ；DFFl的Q端輸出，即信號(hào) En,其上升沿在Clock信號(hào)的第一個(gè)上升沿時(shí)出現(xiàn)，DFF2的Q端輸出，即信號(hào)S,其上升沿在 Clock信號(hào)的第二個(gè)上升沿時(shí)出現(xiàn)，而DFF2的Q端輸出，即信號(hào)&，其上升沿在Clock信號(hào)的第三個(gè)上升沿時(shí)產(chǎn)生；所述En信號(hào)，用于在校準(zhǔn)模式下，同時(shí)觸發(fā)第一振蕩回路與第二振蕩回路；S信號(hào)與Sd 信號(hào)，用于在測(cè)量模式下，分別觸發(fā)第一振蕩回路與第二振蕩回路。
8.根據(jù)權(quán)利要求2或5所述的基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路，其特征在于，所述復(fù)位信號(hào)生成模塊由復(fù)位信號(hào)ReSet_Cal生成子模塊、復(fù)位信號(hào)Resetn生成子模塊、以及第三二選一數(shù)據(jù)選擇器MUX3組成，其中所述復(fù)位信號(hào)ReSet_Cal生成子模塊，用于根據(jù)鑒相器輸出的有效信號(hào)0ut_Dir、以及外部輸入的復(fù)位信號(hào)in_Reset，輸出復(fù)位信號(hào)Reset_Cal ；所述復(fù)位信號(hào)Resetn生成子模塊，用于根據(jù)待測(cè)時(shí)鐘信號(hào)Clock、外部輸入的復(fù)位信號(hào)in_Reset、以及鑒相器輸出的有效信號(hào)0ut_Dir，輸出復(fù)位信號(hào)Resetn ；所述復(fù)位信號(hào)ReSet_Cal，輸入MUX3的“1”輸入端；復(fù)位信號(hào)Resetn，輸入MUX3的“0” 輸入端；外部輸入的標(biāo)準(zhǔn)模式控制信號(hào)Cal，作為MUX3的選擇信號(hào)；MUX3輸出復(fù)位信號(hào) Reset_Counter0
9.根據(jù)權(quán)利要求8所述的基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路，其特征在于，所述復(fù)位信號(hào)ReSet_Cal生成子模塊包括由低電平復(fù)位的第一觸發(fā)器DFF1、由低電平復(fù)位的第二觸發(fā)器DFF2、邏輯非門(mén)與邏輯與門(mén)，其中外部輸入的復(fù)位信號(hào)in_Reset，分別作為第一寄存器DFFl與第二寄存器DFF2的復(fù)位信號(hào)，即分別輸入第一寄存器DFFl與第二寄存器DFF2的R輸入端；鑒相器輸出的有效信號(hào) 0ut_Dir，分別作為第一寄存器DFFl與第二寄存器DFF2的時(shí)鐘信號(hào)；所述第一寄存器DFFl的D輸入端接高電平VDD，Q輸出端接第二寄存器DFF2的D輸入端；第二寄存器DFF2的Q輸出端輸出信號(hào)in_ReSet3 ；所述信號(hào)in_Reset3，經(jīng)邏輯非門(mén)后，再與外部輸入的復(fù)位信號(hào)in_ReSet經(jīng)邏輯與門(mén)后,輸出Reset_Cal信號(hào)。
10.根據(jù)權(quán)利要求8所述的基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路，其特征在于，所述復(fù)位信號(hào)Resetn生成子模塊包括由高電平復(fù)位的第一寄存器FF1、由高電平復(fù)位的第二寄存器FF2、一個(gè)非門(mén)、一個(gè)與門(mén)和兩個(gè)或門(mén)，其中外部輸入的復(fù)位信號(hào)in_Reset，經(jīng)過(guò)所述邏輯非門(mén)后，再與鑒相器輸出的有效信號(hào) 0ut_Dir經(jīng)過(guò)邏輯或門(mén)后，分別作為第一寄存器FFl與第二寄存器FF2的復(fù)位信號(hào)，即分別輸入第一寄存器FFl與第二寄存器FF2的R輸入端；待測(cè)時(shí)鐘信號(hào)Clock，分別作為第一寄存器FFl與第二寄存器FF2的時(shí)鐘觸發(fā)信號(hào)；所述第一寄存器FFl的D輸入端接高電平VDD，Q輸出端接第二寄存器FF2的D輸入端；第二寄存器FF2的Q輸出端輸出信號(hào)in_ReSet2 ；所述信號(hào)in_ReSet2與鑒相器輸出的有效信號(hào)0ut_Dir經(jīng)過(guò)所述邏輯或門(mén)后，再與外部輸入的復(fù)位信號(hào)in_Reset經(jīng)過(guò)邏輯與門(mén)后，得到復(fù)位信號(hào)Resetn。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種基于自參考信號(hào)的可校準(zhǔn)抖動(dòng)測(cè)量電路，所述單周期采樣模塊的輸出端分別與第一二選一數(shù)據(jù)選擇器MUX1和第二二選一數(shù)據(jù)選擇器MUX2的輸入端電連接在一起，所述第一二選一數(shù)據(jù)選擇器MUX1的輸出端電連接在第一振蕩回路的輸入端上，所述第二二選一數(shù)據(jù)選擇器MUX2電連接在第二振蕩回路的輸入端上，所述第一振蕩回路和第二振蕩回路的輸出端均電連接在鑒相器的輸入端，所述鑒相器的輸出端電連接在復(fù)位信號(hào)生成模塊上，所述計(jì)數(shù)器電連接在第二振蕩回路上?？朔爽F(xiàn)有技術(shù)中測(cè)量準(zhǔn)確性差、校準(zhǔn)困難、測(cè)量范圍有限、分辨率低與測(cè)量速度慢等缺陷，實(shí)現(xiàn)測(cè)量準(zhǔn)確性好、校準(zhǔn)方便、測(cè)量范圍廣、分辨率高與測(cè)量速度快的優(yōu)點(diǎn)。
文檔編號(hào)G01R29/02GK202256511SQ20112039610
公開(kāi)日2012年5月30日 申請(qǐng)日期2011年10月17日 優(yōu)先權(quán)日2011年10月17日
發(fā)明者時(shí)龍興, 楊軍, 程赤, 蔡志匡, 黃丹丹 申請(qǐng)人:無(wú)錫東集電子有限責(zé)任公司