專利名稱：電子電路的活動(dòng)性監(jiān)測(cè)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明主要涉及電子電路，且尤其涉及對(duì)電路、組件或者電子電路的功能進(jìn)行的 隨時(shí)間推移的活動(dòng)性監(jiān)測(cè)。本發(fā)明更具體的應(yīng)用于檢測(cè)在黑客攻擊企圖(hacking attempt)影響下的電路的 不當(dāng)操作。
背景技術(shù)：
在處理被認(rèn)為在機(jī)密性方面起關(guān)鍵作用的數(shù)據(jù)的多個(gè)電路或組件中，期望提供針 對(duì)盜取(hack)這些數(shù)據(jù)的可能的企圖的對(duì)策。一種特別的常見攻擊是所謂的旁路攻擊，其中，當(dāng)集成電路執(zhí)行保密數(shù)據(jù)處理的 操作時(shí)，對(duì)所述集成電路的功耗進(jìn)行分析(DPA-差分功耗分析)。一般通過監(jiān)測(cè)執(zhí)行的關(guān)鍵算法的數(shù)量來(lái)執(zhí)行旁路攻擊檢測(cè)。事實(shí)上，攻擊者在數(shù) 據(jù)和/或密鑰上作出大量的假設(shè)，而使得當(dāng)分析電路功耗時(shí)，導(dǎo)致多次地執(zhí)行算法。因此，常見的技術(shù)是在每個(gè)新的執(zhí)行過程中使用遞增或遞減計(jì)數(shù)器，以檢測(cè)何時(shí) 執(zhí)行了太多的操作，隨后采取適當(dāng)?shù)拇胧?。將?duì)操作次數(shù)的計(jì)數(shù)存儲(chǔ)在集成電路的非易失 性存儲(chǔ)器區(qū)域(EEPROM)中。事實(shí)上，電路在處于連續(xù)攻擊期間，一般會(huì)重啟，并且數(shù)據(jù)不會(huì) 丟失?？捎卸喾N類型的對(duì)策，但是最常用的一種是禁止集成電路操作。這種技術(shù)的缺點(diǎn)是它沒有考慮時(shí)間因素，而時(shí)間因素在遭受到攻擊的情況下很 重要。事實(shí)上，同一算法的多次執(zhí)行預(yù)示著攻擊可能快要到來(lái)，而它的高頻率的重復(fù)則是更 為明確的攻擊信號(hào)。

發(fā)明內(nèi)容
我們期望有監(jiān)測(cè)集成電路中的指定功能或操作的執(zhí)行的方案。我們還期望考慮時(shí)間因素，且特別的，我們期望將意味著對(duì)電路數(shù)據(jù)的黑客攻擊 企圖的短時(shí)間間隔內(nèi)的重復(fù)操作，與對(duì)應(yīng)于正常的使用的足夠的時(shí)間間隔內(nèi)的相同數(shù)量的 操作進(jìn)行辨別。因此，本發(fā)明的實(shí)施方式的目的是克服現(xiàn)有黑客攻擊企圖檢測(cè)技術(shù)中的全部或部 分缺點(diǎn)。本發(fā)明的實(shí)施方式的另一個(gè)目的是提供易于實(shí)施的小體積的方案。本發(fā)明的實(shí)施方式的另一個(gè)目的是提供能夠?qū)ν浑娐返牟煌δ芑虿僮鲗?shí)施 的方案。更一般的，本發(fā)明的實(shí)施方式旨在根據(jù)隨時(shí)間推移的執(zhí)行次數(shù)來(lái)監(jiān)測(cè)集成電路的 操作或功能的活動(dòng)性。為了實(shí)現(xiàn)全部或部分的這些目的以及其他目的，本發(fā)明的至少一個(gè)實(shí)施方式提供 了用于監(jiān)測(cè)數(shù)字信號(hào)的方法，其中在被監(jiān)視的信號(hào)處于第一狀態(tài)期間，將第一 P-通道MOS晶體管置于負(fù)偏置溫度不穩(wěn)定性型的退化狀態(tài)；當(dāng)所述被監(jiān)視的信號(hào)切換到第二狀態(tài)時(shí)，測(cè)量代表第一晶體管的飽和電流的第一 數(shù)值；以及當(dāng)該第一數(shù)值超過閾值時(shí)，切換檢測(cè)信號(hào)。根據(jù)本發(fā)明的實(shí)施方式，所述第一數(shù)值是第一支路的中間點(diǎn)的電壓，該第一支路 包括串聯(lián)的至少第一晶體管和電阻元件。根據(jù)本發(fā)明的實(shí)施方式，將所述第一數(shù)值與由第二晶體管提供的第二相應(yīng)數(shù)值進(jìn) 行比較，當(dāng)所述數(shù)值之間的差超過閾值時(shí)，切換所述檢測(cè)信號(hào)。根據(jù)本發(fā)明的實(shí)施方式，被監(jiān)測(cè)的信號(hào)是指示密碼操作狀態(tài)的信號(hào)。本發(fā)明還提供了用于監(jiān)測(cè)數(shù)字信號(hào)的設(shè)備，包括在施加電源電壓的兩個(gè)終端之間的第一支路，該第一支路包括串聯(lián)的第一 P-通道MOS晶體管、第一開關(guān)和第一電阻 元件；第二支路，該第二支路包括串聯(lián)的第二開關(guān)、第二 P-通道MOS晶體管、第三開關(guān)和 第二電阻元件；第三支路，該第三支路能夠給第一和第二支路的P-通道晶體管加偏置；比較器，該比較器對(duì)第一和第二支路的電阻元件兩端各自的電壓進(jìn)行比較；以及元件，當(dāng)被監(jiān)測(cè)的信號(hào)處于第一狀態(tài)時(shí)，該元件能夠?qū)⑺龅谝恢返腜-通道晶 體管的源極和漏極短路。根據(jù)本發(fā)明的實(shí)施方式，所述第一和第三開關(guān)是N-通道MOS晶體管。根據(jù)本發(fā)明的實(shí)施方式，通過反相器將所述被監(jiān)測(cè)的數(shù)字信號(hào)應(yīng)用到第一和第二 支路的相應(yīng)的N-通道晶體管的柵極，且應(yīng)用到形成所述元件的P-通道晶體管的柵極。根據(jù)本發(fā)明的實(shí)施方式，第三支路包括在施加電源電壓的所述終端之間串聯(lián)的 第四開關(guān)、P"通道MOS晶體管和電流源。根據(jù)本發(fā)明的實(shí)施方式，所述第二和第四開關(guān)是P-通道MOS晶體管。本發(fā)明還提供了電子電路，其包括至少一個(gè)執(zhí)行密碼功能的子組件；和至少一個(gè)用于監(jiān)測(cè)指示所述功能的狀態(tài)的信號(hào)的設(shè)備。在下面的結(jié)合附圖的具體實(shí)施方式
的非限制性的說(shuō)明中，將詳細(xì)描述本發(fā)明的上 述目的、特征和優(yōu)點(diǎn)。


圖1是作為例子的電子電路的框圖，本發(fā)明應(yīng)用于該類型的電子電路；圖2A和2B是示出了圖1中的電路的功能激活信號(hào)的形狀的例子的時(shí)序圖，分別 為正常操作情況下和存在攻擊時(shí)的時(shí)序圖；圖3是本發(fā)明的實(shí)施方式的框圖；圖4示出了圖3中的監(jiān)測(cè)電路的詳細(xì)的實(shí)施方式；圖5A、5B、5C和5D是示出了圖4中的電路操作的時(shí)序圖。
具體實(shí)施例方式
同一元件在不同附圖中以相同的參考數(shù)字標(biāo)注。為了清楚起見，僅示出了且將僅描述那些對(duì)理解本發(fā)明有用的步驟和元件。特別 的，沒有詳述由所描述的實(shí)施方式監(jiān)測(cè)的功能或操作，能夠由集成電路執(zhí)行的本發(fā)明與由 數(shù)字信號(hào)激活的任何功能或操作相兼容，并且我們期望監(jiān)測(cè)集成電路的執(zhí)行頻率相對(duì)于閾 值的變化。進(jìn)一步的，在監(jiān)測(cè)可能的攻擊的應(yīng)用中，沒有詳述對(duì)策，此處的本發(fā)明還與在檢 測(cè)到攻擊企圖時(shí)所采用的任何常見的對(duì)策相兼容。圖1是集成電路1的實(shí)施方式的框圖，本發(fā)明應(yīng)用于該類型的集成電路。該電路 一般包括處理單元11 (Pu)，一個(gè)或多個(gè)存儲(chǔ)器12、13和14 (例如，其中有RAM或處理寄存 器)，一個(gè)或多個(gè)可重寫的非易失性存儲(chǔ)器(NVM)，一個(gè)或多個(gè)不可重寫的非易失性存儲(chǔ)器 (ROM)。電路1包括一個(gè)或多個(gè)控制、地址和數(shù)據(jù)總線15，以使不同組件能夠相互通信，還 包括用于與電路1的外部設(shè)備通信的輸入/輸出接口 16(1/0)。根據(jù)本發(fā)明的應(yīng)用，電路1 包括用于實(shí)施其他功能的其他組件或電路(由框17表示，電路板功能測(cè)試儀(FCT))。在一 優(yōu)選實(shí)施方式中，為了保護(hù)組件(例如，智能卡類型的組件)，電路1特別包括負(fù)責(zé)執(zhí)行實(shí) 施秘密量(密鑰)功能(例如，加密、解密、擾碼、簽名計(jì)算功能等)的密碼處理器18 (CP)。 根據(jù)另一個(gè)例子，希望用于活動(dòng)性監(jiān)測(cè)的集成電路包括存儲(chǔ)器和密碼處理器(不具有中央 處理單元)。下文中，將結(jié)合應(yīng)用的例子來(lái)描述本發(fā)明，該應(yīng)用監(jiān)測(cè)電路的密碼活動(dòng)性以檢測(cè) 可能的攻擊。然而，它更普遍的應(yīng)用于監(jiān)測(cè)任何組件或電路的活動(dòng)性，我們期望對(duì)照閾值對(duì) 所述任何組件或電路的操作的發(fā)生頻率進(jìn)行驗(yàn)證。例如，這方面的一個(gè)例子可為驗(yàn)證非易 失存儲(chǔ)器中的刪除/編程操作的頻率，如果需要的話，延遲某些刪除/編程操作以降低存儲(chǔ) 器上的應(yīng)力，從而提高它的壽命。圖2A和2B是示出了被監(jiān)測(cè)的信號(hào)EN的活動(dòng)周期(由狀態(tài)1專門表示)和空閑 周期(由狀態(tài)0專門表示)的時(shí)序圖。例如，信號(hào)EN是密碼功能的使能信號(hào)。作為一種變 化，它是指示這種功能處于激活狀態(tài)的狀態(tài)信號(hào)。圖2A示出了具有相對(duì)較長(zhǎng)的空閑周期的正常操作，在此期間，執(zhí)行一次或多次該 操作。實(shí)際上，空閑周期比活動(dòng)周期長(zhǎng)，電路的其他部分使用剩余時(shí)間來(lái)充分利用該功能提 供的數(shù)據(jù)。圖2B示出了在存在不當(dāng)操作的情況下(例如，存在攻擊的情況下)的信號(hào)EN的 形狀。密碼操作的重復(fù)頻率遠(yuǎn)遠(yuǎn)高于前種情況，并且最主要的是，該操作沒有被空閑周期分 開。這應(yīng)歸于以下事實(shí)黑客具有伴隨著對(duì)數(shù)據(jù)和/或密鑰的連續(xù)的假設(shè)執(zhí)行的密碼操作， 并且他不等待進(jìn)一步處理的數(shù)據(jù)就重啟電路。事實(shí)上，該攻擊包括在執(zhí)行密碼過程的期間 監(jiān)測(cè)電路功耗以推斷關(guān)于密鑰的信息。立即重啟電路以向其提供其他數(shù)據(jù)或假設(shè)，這也可 避免觸發(fā)對(duì)策。圖3是本發(fā)明的實(shí)施方式的框圖。假設(shè)操作OP(例如，由圖1中的框18實(shí)施)希 望被監(jiān)測(cè)。假設(shè)被監(jiān)測(cè)的信號(hào)接收使能信號(hào)EN。采樣該使能信號(hào)以將其發(fā)送到提供信號(hào) DET的監(jiān)測(cè)電路2(SPY)，該信號(hào)DET指示可能的不當(dāng)操作。作為一種變化，從功能OP內(nèi)部 采樣狀態(tài)信號(hào)EN。電路2對(duì)照閾值分析信號(hào)EN的活動(dòng)周期的頻率以能夠檢測(cè)不當(dāng)操作。根據(jù)描述的實(shí)施方式，利用了 P-通道MOS晶體管的寄生效應(yīng)的優(yōu)點(diǎn)，即，負(fù)偏置溫度不穩(wěn)定性(NBTI)。在特定偏置的情況下，電荷被收集到晶體管的柵極。這導(dǎo)致修正晶 體管的閾值電壓(Vt)，且相應(yīng)地修正它的飽和電流。這種退化是時(shí)間函數(shù)。晶體管的柵極 偏置到負(fù)電壓而它的漏極、它的源極和它的基極接地時(shí)會(huì)產(chǎn)生NBTI晶體管退化或應(yīng)力，或 者向它的柵極施加零電壓而它的漏極、它的源極和它的基極接正電源電壓時(shí)也會(huì)產(chǎn)生NBTI 晶體管退化或應(yīng)力。這種現(xiàn)象通常發(fā)生在數(shù)字電路中的晶體管切換階段，但它僅是瞬時(shí)現(xiàn) 象。在CMOS技術(shù)中，NBTI現(xiàn)象是公知的，并且希望在晶體管平常的操作中避免該現(xiàn)象。該現(xiàn)象在這里用于在被監(jiān)測(cè)的功能處于激活狀態(tài)期間弓I起檢測(cè)晶體管的退化。隨 后利用以下事實(shí)的優(yōu)點(diǎn)一段時(shí)間后，晶體管返回到它的正常(非退化)狀態(tài)，所述時(shí)間依 賴于，尤其是，退化的程度。NBTI現(xiàn)象在本領(lǐng)域中是公知的。例如，下述文獻(xiàn)中描述了 NBTI現(xiàn)象Dieter K. Schroder 和 Jeff A. Babcock 在 2003 年 7 月發(fā)表于 Journal ofApplied Physics，第 94 卷，第 1-18 頁(yè)的論文"Negative biastemperature instability :Road to cross in deep submicron siliconsemiconductor manufacturing，，，M. Alam 禾口 S. Mahapatra $ 2005 年 1 月發(fā)表于 Microelectronic Reliability，第 45 卷，第 1 期，第 71-81 頁(yè)的論文“A comprehensive model of PMOS NBTI degradation，，。圖4是如圖3所示出的檢測(cè)電路2的詳細(xì)電路圖。原則是將P-通道MOS晶體管Pl的特性與晶體管P2的特性進(jìn)行比較，在被監(jiān)測(cè) 的功能的激活期間Pl將經(jīng)受NBTI-型的退化，而P2也具有P通道但在這些期間不經(jīng)受退 化。為了這個(gè)目的，兩個(gè)支路21和22并聯(lián)在施加正電源電壓Vdd的兩個(gè)終端23和24之 間，每個(gè)支路包括串聯(lián)的晶體管Pl或P2中的一個(gè)、開關(guān)(例如，N-通道晶體管)Nl (相應(yīng)的 N2)、電阻元件Rl (相應(yīng)的R2)。支路22進(jìn)一步包括晶體管P2和終端23之間的開關(guān)(例 如，P-通道MOS晶體管P5)，為了功能能夠被監(jiān)測(cè)，該開關(guān)由信號(hào)EN控制。為了啟動(dòng)所述功 能，晶體管W和N2的柵極接收信號(hào)EN的反相信號(hào)(反相器25)。將晶體管m與電阻Rl 之間的互連節(jié)點(diǎn)26和晶體管N2與電阻R2之間的互連節(jié)點(diǎn)27連接到輸出檢測(cè)結(jié)果DET的 比較器28 (COMP)的輸入端，而節(jié)點(diǎn)26和27為晶體管附和N2的源極。實(shí)際上，比較器28 間接地比較與晶體管Pl和P2的飽和電流有關(guān)的數(shù)據(jù)。由第三支路29確保晶體管Pl和P2的偏置，第三支路29包括在終端23和24之 間串聯(lián)的由信號(hào)EN控制的開關(guān)(例如，P-通道MOS晶體管P6)、P-通道晶體管P3和電流 源30，晶體管P3由二極管裝配(柵極和漏極相互連接)，并且它的柵極連接到晶體管Pl和 P2的相應(yīng)的柵極。偏置支路29可由N-通道MOS晶體管N3進(jìn)行控制，N3將晶體管P3的漏極(連接 到電流源30)接地24。晶體管N3的柵極接收使能信號(hào)EN。進(jìn)一步的，柵極也接收信號(hào)EN 的晶體管N4將晶體管P2的漏極接地。通過在信號(hào)EN處于高狀態(tài)時(shí)P-通道MOS晶體管P4短接晶體管Pl的源極和漏極， 可將測(cè)量晶體管Pl置于退化狀態(tài)。為了這個(gè)目的，晶體管P4的柵極連接到反相器25的輸 出端。通過構(gòu)造，晶體管P2的基極以及組件中的所有P-通道晶體管的基極都連接到它的 源極(因而連接到電壓Vdd)。圖5A、5B、5C和5D是示出了圖4中的電路操作的時(shí)序圖。圖5A示出了被監(jiān)測(cè)的 信號(hào)EN的形狀的例子。圖5B和5C示出了晶體管Pl和P2的各自的漏極電壓Vmes和Vkef的各自的形狀。圖5D示出了由放大器28提供的信號(hào)DET的形狀。假設(shè)最初測(cè)量晶體管Pl沒有受到應(yīng)力。當(dāng)信號(hào)EN被首次激活時(shí)(時(shí)刻tl，圖5A)， 晶體管N3和N4開啟。這導(dǎo)致晶體管Pl和P2的柵極以及晶體管P2的漏極接地。在它們 各自的柵極接收信號(hào)EN的晶體管P5和P6關(guān)閉。因此電壓Vkef變?yōu)? (忽略在開啟狀態(tài)下 晶體管N4的壓降)。進(jìn)一步的，反相器25阻止晶體管m和N2。相應(yīng)的，支路21和22都 被關(guān)閉。在測(cè)量晶體管側(cè)，反相器25開啟晶體管P4。相應(yīng)的，晶體管Pl的源極、基極和漏 極的電壓都為Vdd (忽略在開啟狀態(tài)下晶體管P4的壓降)，而它的柵極接地。隨后將晶體管 Pl置于NBTI退化狀態(tài)，并且在它的柵極氧化層進(jìn)行電荷積聚。在時(shí)刻t2，當(dāng)使能信號(hào)EN無(wú)效時(shí)，通過關(guān)閉晶體管P4可使該應(yīng)力消失。同時(shí)，開 啟晶體管Ni、N2和P5、P6，且關(guān)閉晶體管N3和N4。隨后開始測(cè)量階段，支路21和22都 被激活。比較器28比較節(jié)點(diǎn)26和27處的電壓電平，在該階段，其對(duì)應(yīng)于電壓電平Vmes和 Vkef(忽略在開啟狀態(tài)下晶體管m和N2的壓降)。通過關(guān)閉晶體管N3可激活偏置支路29。 從而啟動(dòng)晶體管Pl和P2。如圖5B所示出的時(shí)序圖，晶體管Pl關(guān)閉時(shí)，已經(jīng)發(fā)生的電荷積 聚在該晶體管中轉(zhuǎn)變成低電平，其導(dǎo)致電壓Vmes小于標(biāo)稱電平Vl (電阻Rl被固定)。在第 二支路側(cè)，電壓Vkef取值V2，V2受電阻R2的值的制約。電平Vl和V2不需要相同。這取決 于切換閾值(即，比較器28的電壓Vmes和Vkef(或相反)之間的電平差)是由其中的內(nèi)置偏 置設(shè)定，還是由電阻Rl和R2的值設(shè)定。由于電壓Vkef在測(cè)量期間不改變，因此低于對(duì)應(yīng)于 電壓Vmes的值TH的閾值時(shí)，則認(rèn)為晶體管Pl已累積了足夠的退化，從而認(rèn)為發(fā)生了不當(dāng)操 作。在時(shí)序圖的左側(cè)部分，假設(shè)NBTI寄生效應(yīng)從時(shí)刻t3消失，在該時(shí)刻，晶體管Pl和 P2變得再次相同，且電壓Vmes取值Vl。時(shí)序圖的右側(cè)部分示出了電路的不當(dāng)操作，例如，黑客攻擊企圖。在這種情況下， 信號(hào)EN的激活周期彼此之間靠的非常近。結(jié)果，晶體管Pl沒有時(shí)間返回到它的正常狀態(tài)。 當(dāng)(時(shí)刻t4)在晶體管Pl的柵極氧化層進(jìn)行電荷積聚而使得電壓Vmes下降到低于閾值TH 時(shí)，比較器28進(jìn)行切換操作(信號(hào)DET，圖5D)。信號(hào)DET的利用可以是電路截止、控制的激活、延遲另一個(gè)動(dòng)作的事實(shí)(例如，在 寫入非易失性存儲(chǔ)器中的情況下)等。所描述的實(shí)施方式的優(yōu)點(diǎn)是現(xiàn)在可以考慮電路激活周期的頻率，而不再僅僅考 慮它們的數(shù)量。另一個(gè)優(yōu)點(diǎn)是晶體管Pl的退化獨(dú)立于電源電壓的任何噪聲或干擾(在退化期 間，使晶體管Pi的兩個(gè)導(dǎo)電終端-漏極和源極-的電壓為同一電壓)。進(jìn)一步的，該退化對(duì) 不同性質(zhì)的可能的攻擊不敏感，例如，該退化對(duì)激光攻擊不敏感。另一個(gè)優(yōu)點(diǎn)是不再需要對(duì)EEPROM執(zhí)行連續(xù)的寫操作，其降低了該存儲(chǔ)器上的應(yīng) 力。另一個(gè)優(yōu)點(diǎn)是檢測(cè)電路占用的空間小。因此，根據(jù)本實(shí)施方式，可以在同一個(gè)電 子電路中分配多個(gè)電路2以監(jiān)測(cè)不同的使能信號(hào)。已經(jīng)描述了本發(fā)明的多種實(shí)施方式，并且本領(lǐng)域技術(shù)人員可做各種變換和修改。 特別的，本發(fā)明實(shí)施例的實(shí)際應(yīng)用，尤其是，用于觸發(fā)檢測(cè)信號(hào)的閾值的選擇取決于應(yīng)用， 且基于前面給出的功能指示，該選擇在本領(lǐng)域技術(shù)人員的能力范圍之內(nèi)。進(jìn)一步的，盡管已結(jié)合用于密碼功能激活信號(hào)的監(jiān)測(cè)的例子描述了本發(fā)明的實(shí)施方式，然而，一旦期望監(jiān)測(cè)數(shù)字信號(hào)的激活周期的頻率變化，它的應(yīng)用就會(huì)更普遍。而且，也可設(shè)想其他的測(cè)量電路。 例如，對(duì)于給定的電路，比較器28使用的基準(zhǔn)值可由電阻分離電橋提供。然而，使用與晶體 管Pl的支路類似的支路的優(yōu)點(diǎn)在于避免可能的發(fā)散。
權(quán)利要求
1.一種用于監(jiān)測(cè)數(shù)字信號(hào)(EN)的方法，其中在被監(jiān)視的信號(hào)處于第一狀態(tài)期間，將第一 P-通道MOS晶體管(Pl)置于負(fù)偏置溫度 不穩(wěn)定性(NBTI)型的退化狀態(tài)；當(dāng)所述被監(jiān)視的信號(hào)切換到第二狀態(tài)時(shí)，測(cè)量代表第一晶體管(Pl)的飽和電流的第 一數(shù)值(Vmes)；以及當(dāng)該第一數(shù)值超過閾值(TH)時(shí)，切換檢測(cè)信號(hào)(DET)。
2.如權(quán)利要求1所述的方法，其中所述第一數(shù)值是第一支路(22)的中間點(diǎn)(26)的電 壓，該第一支路(22)包括串聯(lián)的至少第一晶體管(Pl)和電阻元件(Rl)。
3.如權(quán)利要求1所述的方法，其中將所述第一數(shù)值(Vmes)與由第二晶體管(P2)提 供的第二相應(yīng)數(shù)值(Vkef)進(jìn)行比較，當(dāng)所述數(shù)值之間的差超過閾值時(shí)，切換所述檢測(cè)信號(hào) (DET)。
4.如權(quán)利要求1所述的方法，其中被監(jiān)測(cè)的信號(hào)(EN)是指示密碼操作狀態(tài)的信號(hào)。
5.一種用于監(jiān)測(cè)數(shù)字信號(hào)的設(shè)備，包括在施加電源電壓(Vdd)的兩個(gè)終端(23，24)之間的第一支路(21)，該第一支路(21)包括串聯(lián)的第一 P-通道MOS晶體管(Pl)、第一開關(guān) (Ni)和第一電阻元件(Rl)；第二支路(22)，該第二支路(22)包括串聯(lián)的第二開關(guān)(P5)、第二 P-通道MOS晶體管 (P2)、第三開關(guān)(N2)和第二電阻元件(R2)；第三支路(29)，該第三支路(29)能夠給所述第一和第二支路的P-通道晶體管加偏置；比較器(28)，該比較器(28)對(duì)第一和第二支路的電阻元件兩端各自的電壓進(jìn)行比較；以及元件(P4)，當(dāng)被監(jiān)測(cè)的信號(hào)處于第一狀態(tài)時(shí)，該元件(P4)能夠?qū)⑺龅谝恢返腜-通 道晶體管的源極和漏極短路。
6.如權(quán)利要求5所述的電路，其中所述第一和第三開關(guān)是N-通道MOS晶體管(N1，N2)。
7.如權(quán)利要求6所述的電路，其中通過反相器(25)將被監(jiān)測(cè)的數(shù)字信號(hào)應(yīng)用到第一支 路(21)和第二支路(22)的相應(yīng)的N-通道晶體管的柵極，且應(yīng)用到形成所述元件的P-通 道晶體管(P4)的柵極。
8.如權(quán)利要求5所述的電路，其中第三支路(29)包括在施加電源電壓(Vdd)的所述 終端(23，24)之間串聯(lián)的第四開關(guān)(P7)、P-通道MOS晶體管(P3)和電流源(30)。
9.如權(quán)利要求8所述的電路，其中所述第二和第四開關(guān)是P-通道MOS晶體管(P5，P6)。
10.一種電子電路(1)，包括至少一個(gè)執(zhí)行密碼功能的子組件(18)；和至少一個(gè)根據(jù)權(quán)利要求5所述的設(shè)備(2)，所述設(shè)備用于監(jiān)測(cè)指示所述功能的狀態(tài)的信號(hào)。
全文摘要
用于監(jiān)測(cè)數(shù)字信號(hào)的方法和設(shè)備，其中，在被監(jiān)視的信號(hào)處于第一狀態(tài)期間，將第一P-通道MOS晶體管置于負(fù)偏置溫度不穩(wěn)定性型的退化狀態(tài)；當(dāng)所述被監(jiān)視的信號(hào)切換到第二狀態(tài)時(shí)，測(cè)量代表第一晶體管的飽和電流的第一數(shù)值；以及當(dāng)該第一數(shù)值超過閾值時(shí)，切換檢測(cè)信號(hào)。
文檔編號(hào)G06F21/00GK101996125SQ20101025265
公開日2011年3月30日 申請(qǐng)日期2010年8月10日 優(yōu)先權(quán)日2009年8月12日
發(fā)明者西爾維·維達(dá)爾 申請(qǐng)人:意法半導(dǎo)體(胡希)公司