一種多外設(shè)低能耗計算機架構(gòu)及控制方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于計算機技術(shù)領(lǐng)域，具體涉及一種多外設(shè)低能耗計算機架構(gòu)，本發(fā)明還涉及多外設(shè)低能耗計算機架構(gòu)的控制方法。
【背景技術(shù)】
[0002]目前，計算機的發(fā)展進入了一個瓶頸時期，各大計算機芯片生產(chǎn)商都只是單純提升芯片頻率，增加處理器的運算能力來提升計算機性能，但是這樣只是揚湯止沸、杯水車薪，只能暫時緩解問題，卻不能從根本上解決問題，所以如何從根本上提升計算機的性能是一個亟待解決的問題，為了改善計算機的性能，人們對傳統(tǒng)計算機的各個方面做了相應(yīng)改善，也采取了很多的方法，比如去掉一些不必要的設(shè)備、改善一些輔助功能，例如現(xiàn)在出現(xiàn)超級筆記本，所謂超級本，只是較改進前的變薄而已，優(yōu)勢在于減輕了計算機的重量，在外觀上更能考慮到人性化。劣勢是總體性能沒有明顯得到提升，而價格卻居高不下，變著花樣吸引消費者消費，所謂治表不治里。
[0003]提升計算機性能方面是增加核數(shù)、線程數(shù)、改善cpu性能，這種方法的優(yōu)點是能在有限的范圍內(nèi)對計算機的性能提升。在不久的未來，人們對計算機的要求的越來越高，不能一直增加核數(shù)、線程數(shù)、改善cpu性能等來提升計算機性能，而且這些方法很有局限性，同時增加了負載功耗，使用壽命大大縮短，使得總體效果下降，實用性已經(jīng)逐漸喪失。
[0004]傳統(tǒng)的計算機在目前以其具有較好的穩(wěn)定好的優(yōu)點，被大眾廣泛的使用，但是以現(xiàn)在這個信息大爆炸時代發(fā)展趨勢還要滿足消費者的需求已經(jīng)相當?shù)姆α?，在計算機創(chuàng)新方面，重點在于減輕CPU負擔(dān)的同時還能大幅度提升計算機的性能，避免不需要的功耗。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的是提供一種多外設(shè)低能耗計算機架構(gòu)，解決了現(xiàn)有技術(shù)中存在的計算機性能慢、能耗高的問題。
[0006]本發(fā)明的另一目的是提供一種多外設(shè)低能耗計算機架構(gòu)的控制方法。
[0007]本發(fā)明所采用的第一技術(shù)方案是，一種多外設(shè)低能耗計算機架構(gòu)，包括CPU模塊，CPU模塊的外圍連接有若干內(nèi)嵌于FPGA模塊內(nèi)的CLB模塊，每個CLB模塊通過接口連接至計算機內(nèi)的存儲器，存儲器通過總線連接有若干外設(shè)口。
[0008]本發(fā)明第一技術(shù)方案的特點還在于，
[0009]接口為1B接口、USB接口、VGA接口中的一種。
[0010]本發(fā)明所采用的第二技術(shù)方案是，一種多外設(shè)低能耗計算機架構(gòu)的控制方法，具體按照以下步驟實施:
[0011]步驟1、當計算機接收到外部指令信號，CPU模塊將外部指令信號傳送至內(nèi)部的執(zhí)行單元EU，然后執(zhí)行單元EU對外部指令信號進行判斷，如果接到的外部指令信號是硬件命令，則執(zhí)行單元EU將此指令信號傳送至FPGA模塊內(nèi)的CLB模塊，如果接到的外部指令信號是軟件命令，則CPU模塊按傳統(tǒng)方法處理；
[0012]步驟2、當CLB模塊接收到所述步驟I傳來的硬件命令時，對對應(yīng)的計算機上的外設(shè)硬件進行改變，具體操作如下:
[0013]2.1)首先建立指令庫:在CPU模塊內(nèi)部對所有外設(shè)的改變情況對應(yīng)的硬件命令進行編號，每一種外設(shè)改變情況對應(yīng)一個編碼；
[0014]2.2)建立對應(yīng)的規(guī)則庫:在FPGA模塊內(nèi)，對應(yīng)步驟2.1)內(nèi)的每一個編碼，設(shè)置相應(yīng)的控制硬件的操作命令；
[0015]2.3)當CPU模塊接收到外部指令信號時，根據(jù)步驟2.1)中的指令庫，對外部指令信號進行對號入座，然后FPGA模塊查找與所接收到的編號對應(yīng)的操作命令，將此操作命令傳送至內(nèi)部的CLB模塊，CLB模塊控制相應(yīng)的外設(shè)進行改變；
[0016]步驟3、當步驟2中的接收到的硬件命令為斷開正在采集工作的外設(shè)命令時，CPU模塊先讀取硬件命令，然后將對應(yīng)外設(shè)內(nèi)的數(shù)據(jù)存儲至存儲器內(nèi)，然后對對應(yīng)外設(shè)執(zhí)行斷開操作，使對應(yīng)外設(shè)退出工作電路，從而節(jié)省功耗。
[0017]本發(fā)明第二技術(shù)方案的特點還在于，
[0018]步驟2中對對應(yīng)的計算機上的外設(shè)硬件進行改變具體包括:外設(shè)斷開和外設(shè)接入。
[0019]本發(fā)明的有益效果是，一種多外設(shè)低能耗計算機架構(gòu)，將FPGA的優(yōu)勢加入到計算機系統(tǒng)中，使得CLB模塊與CPU模塊緊密嵌套，使得不僅能耗降低，大大提升了計算機的工作速度，延長了計算機的壽命，更重要的是，它改善了計算機的物理理念，使得在同一時刻同時工作的部件個數(shù)不在受到限制，使得計算機架構(gòu)更加簡單，具有很大實用價值。
【附圖說明】
[0020]圖1是本發(fā)明一種多外設(shè)低能耗計算機架構(gòu)的結(jié)構(gòu)示意圖。
[0021]圖中，1.CPU模塊，2.CLB模塊，3.接口，4.存儲器，5.外設(shè)。
【具體實施方式】
[0022]下面結(jié)合附圖和【具體實施方式】對本發(fā)明進行詳細說明。
[0023]本發(fā)明一種多外設(shè)低能耗計算機架構(gòu)，結(jié)構(gòu)如圖1所示，包括CPU模塊1，CPU模塊I的外圍連接有若干內(nèi)嵌于FPGA模塊內(nèi)的CLB模塊2，每個CLB模塊2通過接口 3連接至計算機內(nèi)的存儲器4，存儲器4通過總線連接有若干外設(shè)5，接口 3為1B接口、USB接口、VGA接口中的一種。
[0024]本發(fā)明多外設(shè)低能耗計算機架構(gòu)的控制方法，具體按照以下步驟實施:
[0025]步驟1、當計算機接收到外部指令信號，CPU模塊I將外部指令信號傳送至內(nèi)部的執(zhí)行單元EU，然后執(zhí)行單元EU對外部指令信號進行判斷，如果接到的外部指令信號是硬件命令，則執(zhí)行單元EU將此指令信號傳送至FPGA模塊內(nèi)的CLB模塊2，如果接到的外部指令信號是軟件命令，則CPU模塊按傳統(tǒng)方法處理，只有當CPU模塊I發(fā)出命令，后續(xù)的外設(shè)按照命令相應(yīng)的工作，只有接收到相應(yīng)的命令才工作，不然繼續(xù)斷開，避免占用資源，降低功耗；
[0026]步驟2、當CLB模塊2接收到步驟I傳來的硬件命令時，對對應(yīng)的計算機上的外設(shè)進行改變，具體操作如下:
[0027]2.1)首先建立指令庫:在CPU模塊I內(nèi)部對所有外設(shè)的改變情況對應(yīng)的硬件命令進行編號，每一種外設(shè)5改變情況對應(yīng)一個編碼；
[0028]2.2)建立對應(yīng)的規(guī)則庫:在FPGA模塊內(nèi)，對應(yīng)步驟2.1)內(nèi)的每一個編碼，設(shè)置相應(yīng)的控制硬件的操作命令；
[0029]2.3)當CPU模塊I接收到外部指令信號時，根據(jù)步驟2.1)中的指令庫，對外部指令信號進行對號入座，然后FPGA模塊查找與所接收到的編號對應(yīng)的操作命令，將此操作命令傳送至內(nèi)部的CLB模塊2，CLB模塊2控制相應(yīng)的外設(shè)進行改變，即控制外設(shè)5的斷開和控制外設(shè)5的接入；
[0030]步驟3、當步驟2中的接收到的硬件命令為斷開正在采集工作的外設(shè)命令時，CPU模塊I先讀取硬件命令，然后將對應(yīng)外設(shè)內(nèi)的數(shù)據(jù)存儲至存儲器4內(nèi)，然后對對應(yīng)的外設(shè)5執(zhí)行斷開操作，使對應(yīng)的外設(shè)5退出工作電路，從而節(jié)省功耗。
[0031 ]多外設(shè)低能耗計算機架構(gòu)是在計算機系統(tǒng)下通過CPU模塊，F(xiàn)PGA資源的合理嵌套與運用，創(chuàng)建一種多外設(shè)低能耗計算機架構(gòu)控制方法，根據(jù)計算機使用的場合同時提供可編程邏輯、高性能DSP和計算機處理器的微元系統(tǒng)芯片，利用此單片器件使得CPU與外設(shè)之間形成一對多的方式，然后利用FPGA資源的合理嵌套與應(yīng)用，在人機交互方面，找到最有效的執(zhí)行方式，使得避免一些不必要的操作，旨在將工作狀態(tài)下的計算機總線上部件數(shù)降到最低，實現(xiàn)運算速度達到最快。
[0032]傳統(tǒng)的計算機架構(gòu)一旦成型便不可改變，而本發(fā)明中，使得外設(shè)接口則全部利用FPGA實現(xiàn)，這樣，暫時不需要使用的原件便可直接斷開，既減少了原件的工作時間，增加了使用壽命，還提高了使用效率；傳統(tǒng)的計算機中，暫時不需要使用的器件會處于睡眠模式，但睡眠模式也需要負載耗能，而本發(fā)明中，避免一些不必要的操作，同時兼顧存儲器性質(zhì)，大大降低了能耗；傳統(tǒng)的計算機中，一個接口只能管一個外設(shè)，就算同類的多個，也必須有譯碼電路，而本發(fā)明中，則利用FPGA資源與CPU的合理嵌套和應(yīng)用，從而在人機交互方面，找到最有效的執(zhí)行方式，則可以用一個接口管理全部外設(shè)，不需要工作的外設(shè)利用CLB模塊控制使其直接斷開。
【主權(quán)項】
1.一種多外設(shè)低能耗計算機架構(gòu)，其特征在于，包括CPU模塊(I)，CPU模塊(I)的外圍連接有若干內(nèi)嵌于FPGA模塊內(nèi)的CLB模塊(2)，每個CLB模塊(2)通過接口(3)連接至計算機內(nèi)的存儲器(4)，所述存儲器(4)通過總線連接有若干外設(shè)(5)。2.根據(jù)權(quán)利要求1所述的一種多外設(shè)低能耗計算機架構(gòu)，其特征在于，所述接口(3)為1B接口、USB接口、VGA接口中的一種。3.一種多外設(shè)低能耗計算機架構(gòu)的控制方法，其特征在于，具體按照以下步驟實施: 步驟1、當計算機接收到外部指令信號，CPU模塊(I)將外部指令信號傳送至內(nèi)部的執(zhí)行單元EU，然后執(zhí)行單元EU對外部指令信號進行判斷，如果接到的外部指令信號是硬件命令，則執(zhí)行單元EU將此指令信號傳送至FPGA模塊內(nèi)的CLB模塊(2)，如果接到的外部指令信號是軟件命令，則CPU模塊按傳統(tǒng)方法處理； 步驟2、當CLB模塊(2)接收到所述步驟I傳來的硬件命令時，對對應(yīng)的計算機上的外設(shè)進行改變，具體操作如下: 2.1)首先建立指令庫:在CPU模塊(I)內(nèi)部對所有外設(shè)的改變情況對應(yīng)的硬件命令進行編號，每一種外設(shè)(5)改變情況對應(yīng)一個編碼； 2.2)建立對應(yīng)的規(guī)則庫:在FPGA模塊內(nèi)，對應(yīng)所述步驟2.1)內(nèi)的每一個編碼，設(shè)置相應(yīng)的控制硬件的操作命令； 2.3)當CPU模塊(I)接收到外部指令信號時，根據(jù)所述步驟2.1)中的指令庫，對外部指令信號進行對號入座，然后FPGA模塊查找與所接收到的編號對應(yīng)的操作命令，將此操作命令傳送至內(nèi)部的CLB模塊⑵，CLB模塊⑵控制相應(yīng)的外設(shè)進行改變； 步驟3、當所述步驟2中的接收到的硬件命令為斷開正在采集工作的外設(shè)命令時，CPU模塊(I)先讀取硬件命令，然后將對應(yīng)外設(shè)內(nèi)的數(shù)據(jù)存儲至存儲器(4)內(nèi)，然后對對應(yīng)的外設(shè)(5)執(zhí)行斷開操作，使對應(yīng)的外設(shè)(5)退出工作電路，從而節(jié)省功耗。4.根據(jù)權(quán)利要求3所述的一種多外設(shè)低能耗計算機架構(gòu)的控制方法，其特征在于，所述步驟2中對對應(yīng)的計算機上的外設(shè)(5)進行改變具體包括:外設(shè)(5)斷開和外設(shè)(5)接入。
【專利摘要】本發(fā)明公開了一種多外設(shè)低能耗計算機架構(gòu)，包括CPU模塊，CPU模塊的外圍連接有若干內(nèi)嵌于FPGA模塊內(nèi)的CLB模塊，每個CLB模塊通過接口連接至計算機內(nèi)的存儲器，存儲器通過總線連接有若干外設(shè)口，本發(fā)明還公開了一種多外設(shè)低能耗計算機架構(gòu)的控制方法，首先判斷外部指令信號，根據(jù)外部指令信號的類型，對外設(shè)進行相應(yīng)的改變，本發(fā)明解決了現(xiàn)有技術(shù)中存在的計算機性能慢、能耗高的問題。
【IPC分類】G06F1/16, G06F1/32
【公開號】CN105045338
【申請?zhí)枴緾N201510374898
【發(fā)明人】李牧, 韓叔桓, 馬新浩, 申威威, 李艷, 彭鵬, 晁陽, 田滿靜
【申請人】西安理工大學(xué)
【公開日】2015年11月11日
【申請日】2015年6月30日