基于Soc的可重構(gòu)/雙冗余VPX3U信號處理載板的制作方法
【技術領域】
[0001] 本發(fā)明屬于數(shù)字信號處理技術領域，更為具體地講，涉及一種基于Soc的可重構(gòu)/ 雙冗余VPX3U信號處理載板。
【背景技術】
[0002] 以FPGA為核心的信號處理載板，作為數(shù)字前端高速信號處理模塊，廣泛應用于機 載/艦載信息載荷系統(tǒng)、測控/通信/導航設備、信號測試分析儀器等領域。傳統(tǒng)的FPGA 信號處理載板，通常只針對單一功能設計，只注重單一性能的提升，無法根據(jù)實際需求動態(tài) 配置電路功能，靈活性、通用性和可擴展性能較差。
[0003] VPX是由VITA組織制定的用以滿足惡劣環(huán)境下高可靠性、高寬帶要求的下一代高 級嵌入式平臺總線標準，具有傳輸帶寬高、傳輸可靠度高、互聯(lián)結(jié)構(gòu)靈活可配置等特點，越 來越多的被應用在如航空航天等特殊工作條件下的嵌入式信號處理系統(tǒng)中。VPX總線中定 義了SRI0(Serial RapidIO)、PCIe(PCI Express)、10Gb Ethernet等三種高速串行總線，滿 足不同應用的高速數(shù)據(jù)通信要求。但是，目前多數(shù)基于VPX總線的信號處理載板相同功能 的對外高速數(shù)據(jù)總線都只設置了一組，沒有考慮高速數(shù)據(jù)總線冗余備份的問題，導致其在 極端惡劣環(huán)境條件下工作可靠性難以保證。
[0004] 未來嵌入式實時信號處理平臺的發(fā)展方向，不僅要求具備高性能、高靈活、高可靠 性、可擴展的特征，同時對信號處理平臺有嚴格的體積、重量和功耗限制。因此，以FPGA為 核心的信號處理載板正逐步向一體化柔性可重構(gòu)架構(gòu)演進，其綜合方式由"功能綜合"逐步 向"結(jié)構(gòu)綜合"發(fā)展。要求能夠根據(jù)不同的任務需求，在線配置軟/硬件命令和參數(shù)，實現(xiàn) 多種信號處理功能的動態(tài)切換。同時，還應該具備高可靠性、大數(shù)據(jù)量、多速率的數(shù)據(jù)傳輸 處理能力，確保數(shù)據(jù)通信的安全性、及時性和可靠性。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于克服現(xiàn)有技術的不足，提供一種基于Soc的可重構(gòu)/雙冗余VPX3U信號處理載板，在"FMC+FPGA+Soc+VPX"的系統(tǒng)架構(gòu)下，實現(xiàn)載板邏輯功能在線重構(gòu) 和VPX高速數(shù)據(jù)總線接口雙冗余，有效提升載板的靈活性、通用性和可靠性。
[0006] 為實現(xiàn)上述發(fā)明目的，本發(fā)明一種基于Soc的可重構(gòu)/雙冗余VPX3U信號處理載 板，其特征在于，包括：
[0007] -VPX連接器，包括通用平面接口、數(shù)據(jù)平面接口、控制平面接口、擴展平面接口 和用戶自定義接口；
[0008] 其中，數(shù)據(jù)平面接口提供2組SRI0x4高速數(shù)據(jù)總線接口和2組PCIexl高速數(shù)據(jù)總 線接口；控制平面接口提供2組lGExl高速數(shù)據(jù)總線接口；拓展平面接口提供2組SRI0x4 或2組PCIex4高速數(shù)據(jù)總線接口；通用平面接口為載板提供輸入電源、參考時鐘和復位信 號；用戶自定義接口提供24對差分信號線接口及8個單端信號線接口；
[0009] -PHY芯片，輸入端與VPX控制平面中的2組lGExl高速數(shù)據(jù)總線接口相連，輸出 端與Soc控制器相連；PHY芯片接收主控交換板通過lGExl高速數(shù)據(jù)總線接口輸入的控制 命令或配置文件，并將接收到的命令或文件轉(zhuǎn)換為RGMII形式，輸出至Soc控制器中；
[0010] 一Soc控制器，基于"ARM核+FPGA"結(jié)構(gòu)，即在單個芯片上集成了ARM處理器子系 統(tǒng)和可編程邏輯單元；Soc控制器PS端與PHY芯片、第一DDR3存儲器相連，PL端與可重構(gòu) FPGA的配置接口相連；
[0011] 所述Soc控制器作為FPGA重構(gòu)控制器，在VPX控制平面lGExl信號作用下，Soc控 制器從PHY芯片輸出端接收文件或數(shù)據(jù)，并存儲在第一DDR3中進行緩存，接收完畢后，將文 件或數(shù)據(jù)從第一DDR3中讀出，根據(jù)不同任務需求，在線動態(tài)配置FPGA的邏輯功能和參數(shù)， 通過對FPGA內(nèi)部邏輯資源的時分復用，實現(xiàn)多種信號處理功能的動態(tài)切換；
[0012] 所述Soc控制器也作為板級管理器，對信號處理載板實施電源模塊管理、時鐘模 塊管理和工作狀態(tài)監(jiān)測；
[0013] -可重構(gòu)FPGA芯片，分別與FMC連接器、Soc控制器、第二DDR3大容量數(shù)據(jù)存儲 器相連，并與VPX數(shù)據(jù)平面接口中的2組SRI0x4和2組PCIexl高速數(shù)據(jù)總線接口、擴展平 面接口中的2組SRI0x4或PCIeX4高速數(shù)據(jù)總線接口、以及用戶自定義接口相連；
[0014] 所述可重構(gòu)FPGA芯片是信號處理載板的核心運算處理器件，根據(jù)Soc控制器加載 的程序?qū)?jīng)FMC連接器輸入的外部信號進行高速實時信號處理，處理后的結(jié)果存儲在第二 DDR3存儲器中，或者通過VPX連接器中提供的雙冗余高速數(shù)據(jù)總線與系統(tǒng)內(nèi)主控交換板和 相鄰槽位板卡進行交互，還可以通過VPX用戶自定義接口與系統(tǒng)外設備進行交互；
[0015] -FMC連接器，采用高引腳數(shù)（HPC)標準，可搭載不同功能的FMC子卡，實現(xiàn)不同 種類外部信號的采集和接收；采用LA/HA/HB數(shù)據(jù)線和DPxlO高速數(shù)據(jù)線與FPGA芯片互 聯(lián)，實現(xiàn)FMC子卡與載板之間的數(shù)據(jù)傳輸。
[0016] 本發(fā)明的發(fā)明目的是這樣實現(xiàn)的：
[0017] 本發(fā)明基于Soc的可重構(gòu)/雙冗余VPX3U信號處理載板，板載Soc控制器在VPX 控制平面lGExl信號作用下，對高性能可重構(gòu)FPGA進行控制命令動態(tài)加載和邏輯功能在線 重構(gòu)，并完成板級電源、時鐘管理和狀態(tài)監(jiān)測；可重構(gòu)FPGA芯片通過標準FMC接口與前端接 收信號進行交互，根據(jù)加載程序?qū)崿F(xiàn)多功能實時數(shù)字信號處理。同時，在VPX連接器中設計 雙冗余數(shù)據(jù)總線接口，信號處理載板可以通過VPX雙冗余數(shù)據(jù)總線接口與主控交換板、相 鄰板卡等系統(tǒng)內(nèi)其他板卡進行數(shù)據(jù)交互。
[0018] 同時，本發(fā)明基于Soc的可重構(gòu)/雙冗余VPX3U信號處理載板還具有以下有益效 果：
[0019] (1)、信號處理載板可在系統(tǒng)內(nèi)主控交換板和Soc控制器的管理下實現(xiàn)控制命令 動態(tài)加載和邏輯功能在線重構(gòu)。Soc控制器在VPX控制平面lGExl信號作用下，根據(jù)不同任 務需求，在線動態(tài)配置FPGA的邏輯功能和參數(shù)，通過對FPGA內(nèi)部邏輯資源的時分復用，實 現(xiàn)多種信號處理功能的動態(tài)切換，在優(yōu)化系統(tǒng)性能的同時，有效提升了載板的靈活性和通 用性。
[0020] (2)、根據(jù)VPX協(xié)議，在VPX連接器中設計并采用了雙冗余數(shù)據(jù)總線接口，實現(xiàn)了 數(shù)據(jù)傳輸總線的熱備份，即：在VPX接口數(shù)據(jù)平面、控制平面和拓展平面中，相同功能的高 速數(shù)據(jù)總線均設置兩組；信號處理載板受到系統(tǒng)內(nèi)主控交換板和Soc控制器的實時監(jiān)測： 當載板正常運行時，相同功能的兩組高速數(shù)據(jù)總線同時工作，均衡負載，有效增加數(shù)據(jù)吞吐 量；當其中一組高速數(shù)據(jù)總線發(fā)生故障時，迅速對信號處理載板實施有針對性的在線重構(gòu)， 由另一組相同功能的高速數(shù)據(jù)總線接管并獨立完成數(shù)據(jù)傳輸任務，確保載板正常工作，極 大的提升了載板的可靠性和安全性。
【附圖說明】
[0021] 圖1是本發(fā)明基于Soc的可重構(gòu)/雙冗余VPX3U信號處理載板原理框圖；
[0022] 圖2是VPX連接器的接口示意圖；
[0023] 圖3是Zynq Soc芯片內(nèi)部結(jié)構(gòu)圖；
[0024] 圖4是FPGA控制命令動態(tài)加載或邏輯功能在線重構(gòu)原理框圖。
【具體實施方式】
[0025] 下面結(jié)合附圖對本發(fā)明的【具體實施方式】進行描述，以便本領域的技術人員更好地 理解本發(fā)明。需要特別提醒注意的是，在以下的描述中，當已知功能和設計的詳細描述也許 會淡化本發(fā)明的主要內(nèi)容時，這些描述在這里將被忽略。
[0026] 實施例
[0027] 為了方便描述，先對【具體實施方式】中出現(xiàn)的相關專業(yè)術語進行說明：
[0028] FPGA (Field Programmable Gate Array):現(xiàn)場可編程門陣列；
[0029] SRI0(Serial RapidIO):-種高速串行總線；
[0030] PCIe (Peripheral Component Interconnect Express):外圍設備互聯(lián)總線；
[0031] 1GE (1Gb Ethernet):千兆以太網(wǎng)；
[0032] Soc (System On Chip):片上系統(tǒng)；
[0033] PHY (Physical Layer):物理層；
[0034] ARM (Advanced RISC Machine):進階精簡指令處理器；
[0035] MAC (Media Access Control):介質(zhì)訪問控制層；
[0036] PS (Processing System):處理器子系統(tǒng)；
[0037] PL (Programmable Logic):可編程邏輯；
[0038] AXI (Advanced Extensible Interface) :ARM公司提出的一種片內(nèi)總線；
[0039] MI0(Multiuse Input/Output):多功能復用輸入/輸出；
[0040] FMC (FPGA Mezzanine Card) :FPGA夾層卡；
[0041 ] HPC(High Pin Count Connector):高引腳數(shù)連接器；
[0042] DDR3SDRAM (Double Data Rate 3Synchronous Dynamic Random Access Memory)： 第三代雙倍速率同步狀態(tài)隨機存儲器；
[0043] SerDes (Serializer-Deserializer):串行解串器；
[0044] SGMII (Serial Gigabit Media Independent Interface):串行吉比特媒質(zhì)獨立接 P ;
[0045] RGMII (Reduced Gigabit Media Independent Interface):精簡吉比特媒質(zhì)獨立 接口；
[0046] GPI0(General Purpose Input/Output):通用輸入 / 輸出；
[0047] I2C(Inter - Integrated Circuit)：一種兩線式串行總線；
[0048] 圖1是本發(fā)明基于Soc的可重構(gòu)/雙冗余VPX3U信號處理載板原理框圖。
[0049] 在本實施例中，如圖1所示，本發(fā)明一種基于Soc的可重構(gòu)/雙冗余VPX3U信號處 理載板，包括：VPX連接器、PHY芯片、Soc控制器、可重構(gòu)FPGA芯片和FMC連接器；
[0050] 其中，如圖2所示，VPX連接器包括通用平面接口、數(shù)據(jù)平面接口、控制平面接口、 擴展平面接口和用戶自定義接口；在本實施例中，VPX連接器接口定義兼容VPX標準接口定 義中的SLT3-PAY-2F1F2U-14. 2. 1，SLT3-PAY-2F2U-14. 2. 3 及SLT3-PAY-2F4F2U-14. 2. 11 標 準。
[0051] 在本實施例中，如圖2所示，VPX連接器的通用平面為載板提供3. 3V、5V、12V輸入 電源，以及