專利名稱：一種采用純數(shù)字工藝制作的電容的制作方法
技術領域：
本發(fā)明一種采用純數(shù)字工藝制作的電容涉及集成電路技術領域，屬于微電子學與固體電子學領域的超大規(guī)模集成電路設計，是一種純數(shù)字工藝下制作的具有較大單位面積電容的電容。
背景技術：
數(shù)字工藝是集成電路工藝中的基本工藝。模擬工藝(或稱為混合信號工藝)通常以數(shù)字工藝為基礎，加入更多的工藝步驟，以提供電阻，電容等模擬電路中需要用到的無源器件的制作方法，同時給出更豐富的MOS器件的種類，以適應模擬電路設計的需要。所以，通常數(shù)字工藝中不存在專門制作電容的步驟。
但是，在許多數(shù)字芯片中，通常會有一部分模塊其中會包含有數(shù)值較大(約幾個到幾十個pF)的電容，比如用作數(shù)字模塊高速時鐘產生的時鐘發(fā)生器。由于這些模塊是集成在數(shù)字模塊中的，所以必須采用數(shù)字工藝制作。于是，就產生了如何利用純粹數(shù)字工藝制作電容的問題。通常，純數(shù)字工藝中有以下兩種方法制作電容。
一種方法是利用MOS晶體管制作電容。眾所周知，將MOS管的源和漏相連，作為電容的一個極板，而柵極作為另外一個極板，如圖1所示。根據(jù)工藝的不同，MOS管電容的單位面積電容值約為幾個fF。然而，由于MOS器件的本身的特性，這種電容的電容值并不是固定不變的，而是隨著其兩端的電壓值有顯著的非線性的變化。如果不能保證電路工作過程中電容兩極板間的電壓值恒定，則不能保證電容值的恒定。從而很難應用到比如集成鎖相環(huán)中的環(huán)路濾波器這樣的電路中。
另外一種方法是采用層間金屬來制作電容。相鄰金屬層之間存在絕緣介質，兩層金屬可以分別構成電容的兩個極板。同時，可以采用多層金屬交叉，構成所謂的三明治結構，如圖2所示。這樣，如果采用N層金屬，可以得到的N-1個電容的并聯(lián)，從而增大單位面積的電容值。但是，由于金屬間的絕緣介質通常較厚，且介電常數(shù)不大，所以這種結構的電容的單位面積電容值非常小，通常在0.01fF/um2的量級。如果制作pF量級的電容，將會占用非常大的面積，所以通常并不可行。

發(fā)明內容
本發(fā)明提供一種采用純數(shù)字工藝制作的電容，是利用同層上的相鄰兩條多晶硅或同層上的相鄰兩條金屬構成的電容的兩個極板，利用層間介質作為電容的絕緣介質。并且每相隔一個多晶硅條的兩條多晶硅條的一端用金屬相連，兩組多晶硅條之間形成插指結構，多個金屬條之間形成插指結構，為達到上述目的，本發(fā)明的技術解決方案是提供一種采用純數(shù)字工藝制作的電容，由多晶硅條、金屬條、層間介質和接觸組成，其利用兩條相鄰的同層金屬條，或兩條相鄰的同層多晶硅條作為電容的兩個極板，其中的層間介質作為電容的絕緣介質，將多條多晶硅條或金屬條形成插指結構連接，等效于多個電容并聯(lián)，同時，將各層的金屬條構成的電容通過過孔連接起來，過孔的電容也會貢獻一部分電容，從而進一步增大單位面積的電容。
所述的電容，包括1)半導體襯底1；2)位于半導體襯底1上的多晶硅層2；多晶硅層2劃分成條形，并且每相隔一個多晶硅條的兩條多晶硅條的一端用金屬相連，兩組多晶硅條之間形成插指結構，分別作為電容的兩個極板；3)多晶硅條上的第一層間介質9，用作電容極板之間的絕緣介質；4)第一層間介質9上的第一層互連金屬層4；第一互連金屬層4劃分成條形，并且每相隔一個金屬條的兩條金屬條的一端用金屬相連，兩組金屬條形成插指結構，分別作為電容的兩個極板；
5)第一互連金屬層4上的第二層間介質10，用作金屬之間的絕緣介質；6)第二層間介質10上的第二互連金屬層6；第二互連金屬層6劃分成條形，并且每相隔一個金屬條的兩條金屬的一端用金屬相連，兩組金屬條形成插指結構，分別作為電容的兩個極板；7)形成第二互連金屬層6上的第三層間介質11，和第三層間介質11上的第三互連金屬層8，第三互連金屬層8劃分成條形，并且每相隔一個金屬條的兩條金屬的一端用金屬相連，相鄰兩組金屬條之間形成插指結構，分別作為電容的兩個極板；8)晶硅層2與第一互連金屬層4之間由接觸3相連接；9)第一互連金屬層4與第二互連金屬層6之間由第一過孔5相連接；第二互連金屬層6與第三互連金屬層8由第二過孔7相連接。
所述的電容，其所述利用兩條相鄰的同層金屬條，不包括頂層金屬條。
所述的電容，其所述將各層的金屬條構成的電容通過過孔連接起來，不包括與頂層金屬相連的最后一層過孔。
所述的電容，其所述同層多晶硅條，每個多晶硅條的寬度取值為設計規(guī)則規(guī)定的多晶硅層的最小寬度和除頂層金屬之外的各層金屬的最小寬度中的最大值。
所述的電容，其所述同層金屬條，每個金屬條的寬度取值為設計規(guī)則規(guī)定的多晶硅層的最小寬度和除頂層金屬之外的各層金屬的最小寬度中的最大值。
所述的電容，其所述同層多晶硅條，每個多晶硅條的間距取值為設計規(guī)則規(guī)定的多晶硅層的最小間距和除頂層金屬之外的各層金屬的最小間距中的最大值。
所述的電容，其所述同層金屬條，每個金屬條的間距取值為設計規(guī)則規(guī)定的多晶硅層的最小間距和除頂層金屬之外的各層金屬的最小間距中的最大值。
所述的電容，其所述接觸，其間距為設計規(guī)則規(guī)定的接觸之間的間距最小值和除最頂層過孔以外的各層過孔之間間距最小值中的最大值。
所述的電容，其所述過孔，其間距為設計規(guī)則規(guī)定的接觸之間的間距最小值和除最頂層過孔以外的各層過孔之間間距最小值中的最大值。
所述的電容，其所述多晶硅層≥1，接觸≥1，互連金屬層≥3，層間介質≥3，過孔≥2。
本發(fā)明提供一種采用純數(shù)字工藝制作的電容，可以得到約0.7fF/um2的單位電容值，適合于應用在利用純數(shù)字工藝制作幾pF到幾十pF電容的情況。


圖1是利用MOS管制作電容的示意圖。
圖2是利用“三明治”結構的層間金屬形成的電容示意圖。
圖3是本發(fā)明中電容的俯視圖。
圖4是本發(fā)明中電容沿圖3中AB線的截面圖。
具體實施例方式
在集成電路制造工藝中，一般存在一層多晶硅層，多層金屬層，多晶硅和金屬層之間用接觸連接，所以只有一層接觸；金屬層之間用過孔相連，所以有多層過孔。
本發(fā)明中的電容，“其中的多晶硅層，每個多晶硅條的寬度取值為設計規(guī)則規(guī)定的多晶硅層的最小寬度和除頂層金屬之外的各層金屬的最小寬度中的最大值?！边@類敘述。解釋如下集成電路的制作工藝中，會存在一個設計規(guī)則，包含有關各層物質的最小寬度，最小間距等信息。一般來說，多晶硅層和金屬層的最小寬度最小間距不會相等，最小間距也不會相等。而本發(fā)明的電容制作中要求多晶硅層和金屬層完全重合，因此，要求多晶硅和金屬的寬度要相等。同時，為了提高單位面積電容值，要求盡量采用最小間距。比如在一種工藝的設計規(guī)則中，規(guī)定多晶硅的最小寬度為0.18um，規(guī)定金屬的最小寬度為0.23um，規(guī)定多晶硅之間的最小間距為0.30um，規(guī)定金屬之間間距是0.25um。那么，多晶硅和金屬的最小寬度中，最大值是0.23um；多晶硅間距和金屬間距的最小值中，最大值是0.30um，所以，制作電容的多晶硅和金屬寬度應都取0.23um，同層多晶硅之間的距離應為0.30um，同層金屬之間的距離也應為0.30um，以保證多晶硅和各層金屬之間上下能夠完全對齊。這就是文中經常出現(xiàn)的類似“其中的多晶硅層，每個多晶硅條的寬度取值為設計規(guī)則規(guī)定的多晶硅層的最小寬度和除頂層金屬之外的各層金屬的最小寬度中的最大值?！钡囊馑?。
本發(fā)明中電容的“頂層金屬”由于集成電路制造工藝中，設計規(guī)則中規(guī)定的頂層金屬的最小寬度通常要比其它各層金屬的最小寬度大得多，比如，在一種含有6層金屬的工藝中，第1～5層金屬的最小寬度為0.23um，而第6層金屬(頂層金屬)的最小寬度為0.60um。同樣，頂層金屬之間的最小間距也遠大于其它各層金屬間的最小間距。因此，如果設計的電容中也包含頂層金屬的話，電容中各金屬條的寬度和間距就必須等于頂層金屬的最小寬度和最小間距，導致金屬條很寬，金屬條之間的間距也很大，使單位面積電容減小，浪費了面積，得不償失。因此，電容的制作中不采用頂層金屬，這也是本發(fā)明的一個重要發(fā)明點。
參照圖3和圖4，本發(fā)明提供一種采用純數(shù)字工藝制作的電容，包括半導體襯底1。位于半導體襯底1上的多晶硅層2。多晶硅層2劃分成條形，并且每相隔一個多晶硅條的兩條多晶硅條的一端相連，兩組多晶硅條之間形成插指結構，分別作為電容的兩個極板。多晶硅層2上的第一層間介質9，用作電容極板之間的絕緣介質。第一層間介質9上的第一層互連金屬層4。第一互連金屬層4劃分成條形，并且每相隔一個金屬條的兩條金屬一端相連，兩組金屬條形成插指結構，分別作為電容的兩個極板。第一互連金屬層4上的層間介質10，用作金屬之間的絕緣介質。第二層間介質10上的第二層互連金屬層6。第二互連金屬層6劃分成條形，并且每相隔一個金屬條的兩條金屬一端相連，兩組金屬條形成插指結構，分別作為電容的兩個極板。與此類似，形成第二互連金屬層6上的第三層間介質11，和第三層間介質11上的第三互連金屬層8，相鄰之間形成插指結構；以及形成第三互連金屬層8上的第四層間介質(圖中沒示出)，和第四層間介質上的第四互連金屬層(圖中沒示出)，相鄰之間形成插指結構，等等。多晶硅層2與第一互連金屬層4之間由接觸3相連接；第一互連金屬層4與第二互連金屬層6之間由第一過孔5相連接；與此類似，第二互連金屬層6與第三互連金屬層8由第二過孔7相連接，第三互連金屬層8與第四互連金屬層由第三過孔(圖中沒示出)相連接，等等。
在制作電容時，由于通常的設計規(guī)則中，頂層金屬的最小寬度和頂層金屬的最小間距都大于其它各層金屬的最小寬度和最小間距，為了保證多晶硅層和各金屬層的寬度以及間距都相等，以利于相鄰層之間的對齊，制作時不采用頂層金屬。為了使同層的金屬條寬度最小且能夠對齊，又要滿足各層的設計規(guī)則，多晶硅層和各金屬層都采用相等的寬度，這個寬度為設計規(guī)則中規(guī)定的多晶硅層和各金屬層最小寬度中的最大值。為了使同層多晶硅條和同層的金屬條之間的間距最小且相鄰層能夠對齊，又要滿足各層的設計規(guī)則，同層多晶硅條的間距和同層金屬條的間距都采用相等的寬度，這個寬度為設計規(guī)則中規(guī)定的同層多晶硅條的間距和各金屬條的間距的最小寬度中的最大值。
參照圖4，其中2，4，6，8層的寬度都相等，同層多晶硅條或金屬條的間距也相等。這樣不僅有利于電容的設計，也有利于電容值的計算。參照圖3，將每相隔一個多晶硅條的兩條多晶硅一端相連，同時將每相隔一個金屬條的兩條金屬條一端相連，分別構成電容的兩個極板。如果每層有N根多晶硅條和金屬條，得到的電容值等于由兩條多晶硅條或金屬條構成的簡單電容的(N-1)倍，可以增大單位面積的電容值。
參照圖4，將相鄰層的金屬條通過過孔5、7連接起來，得到的電容值等于各層多晶硅條和金屬條的電容值并聯(lián)，同時用作互連的過孔5、7之間也存在電容，會對總的電容值有一部分貢獻，所以，增大了單位面積的電容值。計算和實驗都表明，這樣構成的電容的單位面積電容值大約是采用“三明治”結構的層間金屬制作的電容的單位電容值十幾倍，適合于應用在純數(shù)字工藝下制作幾pF到幾十pF的電容。
為了簡單起見，圖3和圖4中僅示出了一層多晶硅條和三層金屬條。實際具體制作中因各個廠商的工藝不同，可能會有多層多晶硅條和多層金屬條。依照本發(fā)明的精神，都可以推廣使用。
權利要求
1.一種采用純數(shù)字工藝制作的電容，由多晶硅條、金屬條、層間介質和接觸組成，其特征在于，利用兩條相鄰的同層金屬條，或兩條相鄰的同層多晶硅條作為電容的兩個極板，其中的層間介質作為電容的絕緣介質，將多條多晶硅條或金屬條形成插指結構連接，等效于多個電容并聯(lián)，同時，將各層的金屬條構成的電容通過過孔連接起來，過孔的電容也會貢獻一部分電容，從而進一步增大單位面積的電容。
2.根據(jù)權利要求1所述的電容，其特征在于，包括1)半導體襯底(1)；2)位于半導體襯底(1)上的多晶硅層(2)；多晶硅層(2)劃分成條形，并且每相隔一個多晶硅條的兩條多晶硅條的一端用金屬相連，兩組多晶硅條之間形成插指結構，分別作為電容的兩個極板；3)多晶硅條上的第一層間介質(9)，用作電容極板之間的絕緣介質；4)第一層間介質(9)上的第一層互連金屬層(4)；第一互連金屬層(4)劃分成條形，并且每相隔一個金屬條的兩條金屬條的一端用金屬相連，兩組金屬條形成插指結構，分別作為電容的兩個極板；5)第一互連金屬層(4)上的第二層間介質(10)，用作金屬之間的絕緣介質；6)第二層間介質(10)上的第二互連金屬層(6)；第二互連金屬層(6)劃分成條形，并且每相隔一個金屬條的兩條金屬的一端用金屬相連，兩組金屬條形成插指結構，分別作為電容的兩個極板；7)形成第二互連金屬層(6)上的第三層間介質(11)，和第三層間介質(11)上的第三互連金屬層(8)，第三互連金屬層(8)劃分成條形，并且每相隔一個金屬條的兩條金屬的一端用金屬相連，相鄰兩組金屬條之間形成插指結構，分別作為電容的兩個極板；8)多晶硅層(2)與第一互連金屬層(4)之間由接觸(3)相連接；9)第一互連金屬層(4)與第二互連金屬層(6)之間由第一過孔(5)相連接；第二互連金屬層(6)與第三互連金屬層(8)由第二過孔(7)相連接。
3.根據(jù)權利要求1所述的電容，其特征在于，所述利用兩條相鄰的同層金屬條，不包括頂層金屬條。
4.根據(jù)權利要求1所述的電容，其特征在于，所述將各層的金屬條構成的電容通過過孔連接起來，不包括與頂層金屬相連的最后一層過孔。
5.根據(jù)權利要求1所述的電容，其特征在于，所述同層多晶硅條，每個多晶硅條的寬度取值為設計規(guī)則規(guī)定的多晶硅層的最小寬度和除頂層金屬之外的各層金屬的最小寬度中的最大值。
6.根據(jù)權利要求1所述的電容，其特征在于，所述同層金屬條，每個金屬條的寬度取值為設計規(guī)則規(guī)定的多晶硅層的最小寬度和除頂層金屬之外的各層金屬的最小寬度中的最大值。
7.根據(jù)權利要求1所述的電容，其特征在于，所述同層多晶硅條，每個多晶硅條的間距取值為設計規(guī)則規(guī)定的多晶硅層的最小間距和除頂層金屬之外的各層金屬的最小間距中的最大值。
8.根據(jù)權利要求1所述的電容，其特征在于，所述同層金屬條，每個金屬條的間距取值為設計規(guī)則規(guī)定的多晶硅層的最小間距和除頂層金屬之外的各層金屬的最小間距中的最大值。
9.根據(jù)權利要求1所述的電容，其特征在于，所述接觸，其間距為設計規(guī)則規(guī)定的接觸之間的間距最小值和除最頂層過孔以外的各層過孔之間間距最小值中的最大值。
10.根據(jù)權利要求1所述的電容，其特征在于，所述過孔，其間距為設計規(guī)則規(guī)定的接觸之間的間距最小值和除最頂層過孔以外的各層過孔之間間距最小值中的最大值。
11.根據(jù)權利要求2所述的電容，其特征在于，所述多晶硅層≥1，接觸≥1，互連金屬層≥3，層間介質≥3，過孔≥2。
全文摘要
本發(fā)明一種采用純數(shù)字工藝制作的電容，涉及集成電路技術領域，屬于微電子學與固體電子學領域的超大規(guī)模集成電路設計，是一種純數(shù)字工藝下制作的具有較大單位面積電容的電容。該電容，利用兩條相鄰的同層金屬條，或兩條相鄰的同層多晶硅條作為電容的兩個極板，其中的層間介質作為電容的絕緣介質。將多條多晶硅條或金屬條形成插指結構連接，等效于多個電容并聯(lián)。同時，將利用各層的金屬條構成的電容通過過孔連接起來，過孔的電容也會貢獻一部分電容，從而進一步增大單位面積的電容?？紤]到設計工藝制作中設計規(guī)則的限制，電容在實現(xiàn)時不使用頂層金屬。這樣可以在純數(shù)字工藝下得到較大的單位面積電容。
文檔編號H01L21/70GK1797710SQ20041009899
公開日2006年7月5日 申請日期2004年12月23日 優(yōu)先權日2004年12月23日
發(fā)明者郭慧民, 陳杰 申請人:中國科學院微電子研究所