專利名稱：金屬柵極結(jié)構(gòu)及其工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種金屬柵極結(jié)構(gòu)及其工藝，尤其涉及一種以氮化鋁鈦金屬層作為阻障層及部分功函數(shù)金屬層的金屬柵極結(jié)構(gòu)及其工藝。
背景技術(shù)：
在已知半導(dǎo)體產(chǎn)業(yè)中，多晶硅廣泛地應(yīng)用于半導(dǎo)體元件如金氧半導(dǎo)體(metal-oxide-semiconductor,M0S)晶體管中，作為標(biāo)準(zhǔn)的柵極填充材料選擇。然而，隨著MOS晶體管尺寸持續(xù)地微縮,傳統(tǒng)多晶娃柵極因硼穿透(boron penetration)效應(yīng)導(dǎo)致元件效能降低，及其難以避免的空乏效應(yīng)(depletion effect)等問題,使得等效的柵極介電層厚度增加、柵極電容值下降，進而導(dǎo)致元件驅(qū)動能力的衰退等困境。因此，半導(dǎo)體業(yè)界更嘗試以新的柵極填充材料，例如利用功函數(shù)(work function)金屬來取代傳統(tǒng)的多晶娃柵 極，用以作為匹配高介電常數(shù)(High-K)柵極介電層的控制電極。在互補式金氧半導(dǎo)體(complementarymetal-oxide semiconductor, CMOS)兀件中，雙功函數(shù)金屬柵極一方面需與NMOS元件搭配，一方面則需與PMOS元件搭配，因此使得相關(guān)元件的整合技術(shù)以及工藝控制更加復(fù)雜，且各填充材料的厚度與成分控制要求亦更加嚴苛。

發(fā)明內(nèi)容
本發(fā)明提出一種金屬柵極結(jié)構(gòu)及其工藝，可解決上述問題。本發(fā)明提供一種金屬柵極結(jié)構(gòu)位于一基底上。金屬柵極結(jié)構(gòu)包含有一柵極介電層、一金屬層以及一氮化招鈦金屬層。柵極介電層位于基底上。金屬層位于柵極介電層上。氮化鋁鈦金屬層位于金屬層上。本發(fā)明提供一種金屬柵極工藝，包含有下述步驟。首先，提供一基底。接著，形成一柵極介電層于基底上。接續(xù)，形成一招鈦金屬層于柵極介電層上。繼的，原位形成一氮化鋁鈦金屬層于鋁鈦金屬層上。本發(fā)明提供一種金屬柵極工藝，包含有有下述步驟。首先，提供一基底。接著，形成一柵極介電層于基底上。接續(xù)，形成一鋁鈦金屬層于柵極介電層上。繼的，進行一等離子體氮化工藝，以將鋁鈦金屬層的上表面轉(zhuǎn)換為一氮化鋁鈦金屬層?；谏鲜觯景l(fā)明提出一種金屬柵極結(jié)構(gòu)及其工藝，其具有一氮化鋁鈦金屬層于金屬層上，而此氮化鋁鈦金屬層可同時兼具功函數(shù)金屬層以及阻障層的功用。因此，可取代部分的(功函數(shù))金屬層，而減少(功函數(shù))金屬層的厚度。并且，由于其可作為阻障層的用，故不須再另外形成一阻障層，即可達到防止其上方的電極層的成分滲透至其下，而污染其下方的金屬柵極結(jié)構(gòu)的目的。如此一來，即可解決已知問題，且不會降低工藝效率。


圖I所繪示為本發(fā)明一實施例的金屬柵極結(jié)構(gòu)的剖面示意圖。
圖2所繪示為本發(fā)明一實施例的金屬柵極結(jié)構(gòu)的剖面示意圖。圖3所繪示為本發(fā)明一實施例的CMOS晶體管工藝的剖面示意圖。圖4所繪示為本發(fā)明一實施例的CMOS晶體管工藝的剖面示意圖。圖5所繪示為本發(fā)明一實施例的CMOS晶體管工藝的剖面示意圖。圖6所繪示為本發(fā)明一實施例的CMOS晶體管工藝的剖面示意圖。圖7所繪示為本發(fā) 明一實施例的CMOS晶體管工藝的剖面示意圖。圖8所繪示為本發(fā)明一實施例的CMOS晶體管工藝的剖面示意圖。主要元件符號說明10 :基底20:層間介電層22、316、326 :側(cè)壁24:密封層30,30a,30b :柵極凹槽40、40a、40b :源 / 漏極區(qū)100、200 :金屬柵極結(jié)構(gòu)110、110’、314、324 :柵極介電層120 :金屬層130,340 :氮化鋁鈦金屬層140 電極層150、312、322 :緩沖層160、160，、318、328 :阻障層300 : CMOS 晶體管310 NM0S 晶體管320 PM0S 晶體管327 :第一功函數(shù)金屬層330 :第二功函數(shù)金屬層350:主電極層SI、S3:表面S2 :部分側(cè)壁
具體實施例方式圖I所繪示為本發(fā)明一實施例的金屬柵極結(jié)構(gòu)的剖面示意圖，其中圖I的金屬柵極結(jié)構(gòu)系采用前置高介電常數(shù)介電層之后柵極工藝(gate-last for high_k first)所形成。如圖I所示，一金屬柵極結(jié)構(gòu)100位于一基底10上，并位于一層間介電層20所環(huán)繞形成的一柵極凹槽30中。金屬柵極結(jié)構(gòu)100包含有一柵極介電層110、一金屬層120以及一氮化招鈦金屬層130。柵極介電層110位于基底10上。金屬層120位于柵極介電層110上。氮化鋁鈦金屬層130位于金屬層120上。電極層140位于氮化鋁鈦金屬層130上。氮化招鈦金屬層130例如以氣相沉積工藝(Physical Vapor Deposition,PVD)形成。金屬柵極結(jié)構(gòu)100可還包含一側(cè)壁22及一密封層24，密封層24位于柵極介電層110、金屬層120、氮化鋁鈦金屬層130以及電極層140的側(cè)邊，而側(cè)壁22則位于密封層24的側(cè)邊。其他詳細的金屬柵極結(jié)構(gòu)100的形成方法為本領(lǐng)域所熟知，故不再贅述。基底10例如是一硅基底、一含硅基底、三五族覆硅基底(例如GaN-on-silicon)、石墨烯覆娃基底(graphene-on-silicon)或一娃覆絕緣(silicon-on-insulator,SOI)基底等半導(dǎo)體基底。柵極介電層110例如為一高介電常數(shù)介電層，可選自氧化鉿(hafnium oxide, HfO2)、娃酸給氧化合物(hafnium silicon oxide, HfSiO4)、娃酸給氮氧化合物(hafnium silicon oxynitride, HfSiON)、氧化招(aluminum oxide, Al2O3)、氧化鑭(lanthanum oxide, La2O3)、氧化組(tantalum oxide, Ta2O5)、氧化宇乙(yttrium oxide,Y2O3)、氧化錯(zirconium oxide, ZrO2)、欽酸銀(strontium titanate oxide, SrTiO3)、娃酸錯氧化合物(zirconium silicon oxide, ZrSiO4)、錯酸給(hafnium zirconium oxide,HfZrO4)、銀秘組氧化物(strontium bismuth tantalate, SrBi2Ta2O9, SBT)、錯欽酸鉛(leadzirconate titanate, PbZrxTi1^O3, PZT)與欽酸鋇,思(barium strontium titanate,BaxSivxTiO3,BST)所組成的組。本實施例中，金屬層120為一功函數(shù)金屬層，其中功函數(shù)金屬層可為一鋁鈦金屬層，適用于一 NMOS晶體管；但在其他實施例中，功函數(shù)金屬層亦可為·一氮化鈦金屬層，適用于一 PMOS晶體管。并且，金屬層120可為其他金屬層，適用于其他半導(dǎo)體結(jié)構(gòu)，本發(fā)明不以此為限。電極層140例如為鋁電極層的主電極層。層間介電層20例如為氧化硅層。側(cè)壁22及密封層24例如是以氮化硅或氧化硅等材料所組成的單層或多層復(fù)合結(jié)構(gòu)。在此強調(diào)，由于氮化鋁鈦金屬層130具有功函數(shù)金屬層的特性，且具備良好的阻擋層的功能，故在本發(fā)明中提出。如此，將氮化鋁鈦金屬層130形成于金屬層120之上，除了可作為功函數(shù)金屬層之外，亦可阻擋氮化鋁鈦金屬層130上的電極層140的成分向下擴散，而污染氮化鋁鈦金屬層130下的柵極介電層110等金屬柵極結(jié)構(gòu)100的部件，而降低金屬柵極結(jié)構(gòu)100的電性品質(zhì)。具體而言，以NMOS晶體管為例，采用本發(fā)明的氮化鋁鈦金屬層130可使其功函數(shù)達到4. 2eV(電子伏特)。并且，氮化鋁鈦金屬層130具有優(yōu)良的阻擋特性，由實驗得知，其甚至可防止氫等高活性且小分子的成分通過。因此，其可有效阻擋電極層140的金屬材料成分等向下滲透。在本實施例中，以金屬層120為招鈦金屬層為例，而形成一 NMOS晶體管的金屬柵極結(jié)構(gòu)100，則氮化鋁鈦金屬層130可以氮化金屬層120表面而形成，以下提出二實施例的氮化方法。當(dāng)然，氮化鋁鈦金屬層130可直接形成于金屬層120之上，或者以其他化學(xué)方法轉(zhuǎn)換金屬層120而形成，本發(fā)明不以此為限。在第一實施例中，首先，提供基底10。接著，形成柵極介電層110于基底10上。而后，形成一 TiAl金屬層(對應(yīng)金屬層120)于柵極介電層110上。之后，原位形成氮化招鈦金屬層130于TiAl金屬層上。然后，形成電極層140，例如鋁金屬層，于氮化鋁鈦金屬層上。原位形成氮化鋁鈦金屬層130的方法可例如通入氮氣于TiAl金屬層表面SI，并將部分TiAl金屬層轉(zhuǎn)化為氮化招鈦金屬層。在一實施例中，TiAl金屬層系以物理氣相沉積(Physical Vapor Deposition, PVD)工藝形成。詳細而言，物理氣相沉積工藝的祀材可直接為一鋁鈦(TiAl)合金材料的單一靶材；或者，物理氣相沉積工藝的靶材亦可為一鋁靶材及一鈦靶材的多個靶材，然后通過調(diào)整鋁靶材及鈦靶材的濺鍍比例，即可得到鋁鈦金屬層。如此，可在形成鋁鈦金屬層之后，直接在同一工藝腔體中原位(in-situ)通入氮氣，便可與鋁鈦靶材或鋁靶材及鈦靶材反應(yīng)，而繼續(xù)于鋁鈦金屬層上沉積一層氮化鋁鈦金屬層130。在第二實施例中，首先，提供基底10。接著，形成柵極介電層110于基底10上。而后，形成一鋁鈦合金屬層(即對應(yīng)金屬層120)于柵極介電層110上。之后，進行一等離子體氮化工藝，以將鋁鈦金屬層的表面SI轉(zhuǎn)換為一氮化鋁鈦金屬層130。然后，形成電極層140，例如鋁金屬層，于氮化鋁鈦金屬層130上。在一實施例中，等離子體氮化工藝例如為一去耦合等離子體氮化工藝，但本發(fā)明不以此為限，凡可氮化此鋁鈦金屬層表面的氮化工藝皆可適用。更進一步而言，金屬柵極結(jié)構(gòu)100可還包含一緩沖層150，位于基底10以及柵極介電層110之間，以緩沖基底10與柵極介電層110的晶格等結(jié)構(gòu)特性的差異。此外，金屬柵極結(jié)構(gòu)100可還包含一阻障層160，位于柵極介電層110以及金屬層120之間，其中阻障層160例如為一由氮化鉭所組成的單一結(jié)構(gòu)的阻障層，或者為一由氮化鉭及氮化鈦所組成的多層結(jié)構(gòu)的阻障層，而金屬柵極結(jié)構(gòu)100的周圍側(cè)壁還包含一側(cè)壁22。另外，亦可能有一源/漏極區(qū)40位于側(cè)壁22的側(cè)邊基底10中，并且可能有金屬硅化物(未繪示)、接觸洞蝕 刻停止層(CESL)(未繪示)等位于源/漏極區(qū)40上。源/漏極區(qū)40優(yōu)選在PMOS是SiGe外延結(jié)構(gòu)，在NMOS是SiC外延結(jié)構(gòu)。再者，由于本實施例中(圖I)為采用前置高介電常數(shù)介電層之后柵極工藝(gate-last for high_k first)所形成的金屬柵極結(jié)構(gòu)100,所以本實施例中的金屬層120以及氮化鋁鈦金屬層130皆具有一 U型剖面結(jié)構(gòu)，而柵極介電層110則具有一「一字形」剖面結(jié)構(gòu)。當(dāng)然，形成于柵極介電層110上的阻障層160亦具有一「一字形」剖面結(jié)構(gòu)。當(dāng)阻障層160為多層結(jié)構(gòu)時，可以是「一字形」的底層與U型上層的組合。然而，如為采用后置高介電常數(shù)介電層之后柵極工藝(gate-last forhigh-klast)所形成的金屬柵極結(jié)構(gòu)200，則如圖2所示。位于基底10上的柵極介電層110’則具有一 U型剖面結(jié)構(gòu)，且位于其上的阻障層160’亦具有U型剖面結(jié)構(gòu)。當(dāng)然，金屬層120以及氮化鋁鈦金屬層130同樣具有一 U型剖面結(jié)構(gòu)。此外，金屬柵極結(jié)構(gòu)100或是金屬柵極結(jié)構(gòu)200亦可適用于形成一 CMOS晶體管中的PMOS晶體管及NMOS晶體管的金屬柵極結(jié)構(gòu)。在此以采用前置高介電常數(shù)介電層之后柵極工藝(gate-last for high_k first)所形成的金屬柵極結(jié)構(gòu)100為例,可如第3_8圖所示，為本發(fā)明一實施例的CMOS晶體管工藝的剖面示意圖。如圖3所示，CMOS晶體管300包含一 NMOS晶體管310以及一 PMOS晶體管320形成于一基底10上。詳細而言，可先選擇性地形成一緩沖層(未繪示)，接著再形成一柵極介電層(未繪示)于緩沖層上。而后，形成一犧牲柵極層(未繪示)于柵極介電層上。然后，依序圖案化犧牲柵極層、柵極介電層以及緩沖層而形成二緩沖層312及322、二柵極介電層314及324及二圖案化的犧牲柵極層(未繪示)。隨后，形成二側(cè)壁316及326于圖案化的犧牲柵極層的側(cè)邊并進行離子注入工藝以形成源/漏極區(qū)40a及40b，然后形成金屬硅化物(未繪示)、接觸洞蝕刻停止層(CESL)(未繪示)以及層間介電層20，并進行一平坦化工藝。而后，即可例如以蝕刻等方法移除圖案化的犧牲柵極層而形成二柵極凹槽30a及30b，以使在后續(xù)工藝中可填入金屬柵極。當(dāng)然，可選擇性地形成二阻障層318及328于柵極介電層314及324上，以與后續(xù)形成的犧牲柵極層隔絕。如圖4所示，形成一第一功函數(shù)金屬層327于柵極凹槽30b中，其中第一功函數(shù)金屬層327的形成方法，例如可先全面性形成一第一功函數(shù)金屬層，覆蓋各柵極凹槽30a、30b的側(cè)邊及底面，而后再通過填充層(未繪示)進行回蝕刻的方式，回蝕刻第一功函數(shù)金屬層而僅剩柵極凹槽30b中具有第一功函數(shù)金屬層327，并露出柵極凹槽30b的部分側(cè)壁S2。在本實施例中，系以PMOS晶體管320為例，所以第一功函數(shù)金屬層327的材料可搭配選用為氮化鈦，但本發(fā)明不以此為限。如圖5所示，形成一第二功函數(shù)金屬層330覆蓋柵極凹槽30a及30b及層間介電層20的表面，其中在本實施例中第二功函數(shù)金屬層330的材料為搭配NMOS晶體管310，可為鋁鈦，但本發(fā)明不以此為限。如圖6所示，形成一氮化鋁鈦金屬層340覆蓋第二功函數(shù)金屬層330。氮化鋁鈦金屬層340可以前述本發(fā)明提出的方法形成。如圖7所示，形成一主電極層350覆蓋氮化鋁鈦金屬層340，其中主電極層350可為一鋁或銅等的低電阻電極層。而伴隨鋁或銅等的電極層工藝，孰悉該項技藝者與通常知識者所應(yīng)知，可選擇性地形成諸如鈦、氮化鈦、鉭、氮化鉭等阻障層，以避免金屬原子擴散。
在此一提，承上的第3-8圖所示，NMOS晶體管310以及PMOS晶體管320，尤其是PMOS晶體管320，所填入的第一功函數(shù)金屬層327及第二功函數(shù)金屬層330，甚至是后置高介電常數(shù)介電層之后柵極工藝的柵極介電層，皆具有U型剖面結(jié)構(gòu)，而導(dǎo)致柵極凹槽30a及30b的開口尺寸縮小。當(dāng)半導(dǎo)體元件的尺寸日趨微縮致使柵極凹槽30a及30b的尺寸日益微縮時，將導(dǎo)致后續(xù)沉積的主電極層350欲填入柵極凹槽30a及30b中時，因開口太小而填入不易。而本發(fā)明系直接以氮化鋁鈦金屬層340形成于第二功函數(shù)金屬層330上，即可解決主電極層350填入不易的問題。因為氮化鋁鈦金屬層340同時兼具作為功函數(shù)金屬層及阻障層的功能，是故本發(fā)明的第二功函數(shù)金屬層330可部分以氮化鋁鈦金屬層340取代，而縮小其厚度，且氮化鋁鈦金屬層340又具有阻障層的功能，故不需再另外形成一阻障層于第二功函數(shù)金屬層330上。此外，如第二功函數(shù)金屬層330為鋁鈦金屬層，則氮化鋁鈦金屬層340可與第二功函數(shù)金屬層330在同一腔體中原位形成，因而可進一步降低工藝時間及工藝成本。最后，如圖8所不，可例如以化學(xué)機械拋光(Chemical Mechanical Polishing,CMP)工藝等，平坦化層間介電層20表面S3上所覆蓋的第二功函數(shù)金屬層330、氮化鋁鈦金屬層340及主電極層350。總上所述，本發(fā)明提出一種金屬柵極結(jié)構(gòu)及其工藝，其具有一氮化鋁鈦金屬層作為部分功函數(shù)金屬層及阻障層。如此一來，此氮化鋁鈦金屬層可取代部分的功函數(shù)金屬層，因而減少功函數(shù)金屬層的厚度。并且，由于其可作為阻障層用，故不須再另外形成一阻障層，即可達到防止其上方的電極層，例如鋁電極層等，的成分滲透至其下，而污染其下方的金屬柵極結(jié)構(gòu)的用途。因此，本發(fā)明即可解決電極層填入不易的問題，且不會降低工藝效率。再者，如氮化鋁鈦金屬層是直接以功函數(shù)金屬，例如鋁鈦金屬層，氮化而形成，則氮化鋁鈦金屬層可與功函數(shù)金屬在同一腔體中形成，而降低工藝時間及工藝成本。以上所述僅為本發(fā)明的優(yōu)選實施例，凡依本發(fā)明權(quán)利要求所做的等同變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種金屬柵極結(jié)構(gòu)位于一基底上，該金屬柵極結(jié)構(gòu)，包含有 一柵極介電層位于該基底上； 一金屬層位于該柵極介電層上；以及 一具有U型剖面結(jié)構(gòu)的氮化鋁鈦金屬層位于該金屬層上。
2.如權(quán)利要求I所述的金屬柵極結(jié)構(gòu)，其中該金屬層包含一鋁鈦金屬層。
3.如權(quán)利要求I所述的金屬柵極結(jié)構(gòu)，其中該柵極介電層包含一高介電常數(shù)介電層。
4.如權(quán)利要求3所述的金屬柵極結(jié)構(gòu)，其中該柵極介電層還包含一緩沖層，位于該基底與該高介電常數(shù)介電層之間。
5.如權(quán)利要求I所述的金屬柵極結(jié)構(gòu)，其中該金屬層具有一U型剖面結(jié)構(gòu)。
6.如權(quán)利要求5所述的金屬柵極結(jié)構(gòu)，其中該柵極介電層具有一U型剖面結(jié)構(gòu)。
7.如權(quán)利要求I所述的金屬柵極結(jié)構(gòu)，其中該金屬柵極結(jié)構(gòu)還包含一電極層位于該氮化鋁鈦金屬層上。
8.如權(quán)利要求I所述的金屬柵極結(jié)構(gòu)，其中該金屬柵極結(jié)構(gòu)適于作為一NMOS晶體管的金屬柵極結(jié)構(gòu)。
9.如權(quán)利要求I所述的金屬柵極結(jié)構(gòu)，其中該金屬柵極結(jié)構(gòu)適于作為一CMOS晶體管中的PMOS晶體管及NMOS晶體管的金屬柵極結(jié)構(gòu)。
10.如權(quán)利要求9所述的金屬柵極結(jié)構(gòu)，其中該CMOS晶體管中的PMOS晶體管的金屬柵極結(jié)構(gòu)還包含一氮化鈦層位于該柵極介電層以及該金屬層之間。
11.一種金屬柵極工藝，包含有 提供一基底； 形成一柵極介電層于該基底上； 形成一鋁鈦金屬層于該柵極介電層上；以及 原位形成一具有U型剖面結(jié)構(gòu)的氮化鋁鈦金屬層于該鋁鈦金屬層上。
12.如權(quán)利要求11所述的金屬柵極工藝，其中形成該鋁鈦金屬層 包含以物理氣相沉積工藝形成。
13.如權(quán)利要求12所述的金屬柵極工藝，其中該物理氣相沉積工藝的靶材包含一鋁鈦靶材。
14.如權(quán)利要求12所述的金屬柵極工藝，其中該物理氣相沉積工藝的靶材包含一鋁靶材及一鈦靶材。
15.如權(quán)利要求11所述的金屬柵極工藝，其中原位形成該氮化鋁鈦金屬層包含通入氮氣于該鋁鈦金屬層的表面，以轉(zhuǎn)化該鋁鈦金屬層形成該氮化鋁鈦金屬層。
16.如權(quán)利要求12所述的金屬柵極工藝，其中形成該鋁鈦金屬層以及形成該氮化鋁鈦金屬層系在同一工藝腔體中。
17.如權(quán)利要求11所述的金屬柵極工藝，其中在原位形成該氮化鋁鈦金屬層之后，還包含形成一電極層于該氮化招鈦金屬層上。
18.—種金屬柵極工藝，包含有 提供一基底； 形成一柵極介電層于該基底上； 形成一鋁鈦金屬層于該柵極介電層上；以及進行一等離子體氮化工藝，以將該鋁鈦金屬層的表面轉(zhuǎn)換為一具有U型剖面結(jié)構(gòu)的氮化鋁鈦金屬層。
19.如權(quán)利要求18所述的金屬柵極工藝，其中該等離子體氮化工藝包含一去耦合等離子體氮化工藝。
20.如權(quán)利要求18所述的金屬柵極工藝，其中在進行該等離子體氮化工藝之后，還包含形成一電極層于該氮化招鈦金屬層上。
全文摘要
一種金屬柵極結(jié)構(gòu)位于一基底上。金屬柵極結(jié)構(gòu)包含有一柵極介電層、一金屬層以及一氮化鋁鈦金屬層。柵極介電層位于基底上。金屬層位于柵極介電層上。氮化鋁鈦金屬層位于金屬層上。
文檔編號H01L29/78GK102983156SQ20111026130
公開日2013年3月20日 申請日期2011年9月6日 優(yōu)先權(quán)日2011年9月6日
發(fā)明者鄭存閔, 蔡旻錞, 劉志建, 林仁杰, 李姵瑩, 王韶韋, 林茂森, 林靜齡 申請人:聯(lián)華電子股份有限公司