專利名稱：應(yīng)力記憶作用的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及應(yīng)力記憶(stress memorization)作用的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體工藝進(jìn)入亞微米時(shí)代，CMOS器件的驅(qū)動(dòng)電流提升問題日趨得到重視， 驅(qū)動(dòng)電流的提升將大大改善元件的延遲時(shí)間(time delay)，提高元件的響應(yīng)速率。操控應(yīng)力是改善CMOS器件，尤其是場效應(yīng)晶體管中載流子遷移率以及增大MOS器件的跨導(dǎo)(或者減小串聯(lián)電阻)，進(jìn)而提高驅(qū)動(dòng)電流的有效方式。在現(xiàn)有的半導(dǎo)體制造工藝中，引入了一種應(yīng)力記憶技術(shù)(SMT，Stress Memorization Technology)工藝，用于源極 /漏極(S/D)離子注入步驟后，以誘發(fā)應(yīng)力于金屬氧化物半導(dǎo)體場效應(yīng)管(MOSFET)的溝道區(qū)域，借此改善所制造的半導(dǎo)體元器件的電學(xué)特性。當(dāng)應(yīng)力施加到半導(dǎo)體晶體管的溝道時(shí)，載流子的遷移率從它們在無應(yīng)力半導(dǎo)體情況下的原始值發(fā)生改變，因而晶體管的跨導(dǎo)和導(dǎo)通電流也從它們在無應(yīng)力半導(dǎo)體情況下的原始值發(fā)生改變。這是因?yàn)樵跍系纼?nèi)施加的應(yīng)力和對(duì)半導(dǎo)體結(jié)構(gòu)產(chǎn)生的應(yīng)力會(huì)影響帶隙結(jié)構(gòu)(即，破壞帶結(jié)構(gòu)的簡并度)并改變載流子的有效質(zhì)量。對(duì)于NMOS晶體管來說，受到沿著溝道方向(即空穴的移動(dòng)方向或者將漏極連接到源極的方向)的拉伸應(yīng)力，可以使得溝道區(qū)域中的分子排列更加疏松，從而提高電子的遷移率；反之，對(duì)于PMOS晶體管來說，受到沿著溝道方向的壓縮應(yīng)力，可以使得溝道區(qū)域內(nèi)的分子排布更加緊密，有助于提高空穴的遷移率。應(yīng)力記憶技術(shù)的典型工藝方法是在器件源漏注入之后，沉積一應(yīng)力層，例如氮化硅薄膜保護(hù)層(cap layer)，緊接著進(jìn)行源漏退火，在源漏退火的過程中，會(huì)產(chǎn)生氮化硅薄膜保護(hù)層、多晶硅柵以及側(cè)墻之間的熱應(yīng)力和內(nèi)應(yīng)力效應(yīng)，這些應(yīng)力會(huì)被記憶在多晶硅柵之中，然后，去除應(yīng)力層。但記憶在多晶硅柵中的應(yīng)力，仍然會(huì)傳導(dǎo)到CMOS半導(dǎo)體器件的溝道之中。這種應(yīng)力產(chǎn)生的原因來源于退火時(shí)多晶硅晶粒重結(jié)晶的同時(shí)，覆蓋的氮化硅阻擋多晶硅應(yīng)力向外釋放，在多晶硅中沿Z方向(out-plane)會(huì)產(chǎn)生張應(yīng)力，而溝道X方向 (in-plane)會(huì)產(chǎn)生壓應(yīng)力。傳導(dǎo)至溝道中的應(yīng)力為Z方向的壓應(yīng)力以及溝道方向的張應(yīng)力。這樣的應(yīng)力效果，對(duì)提高NMOS器件電子遷移率有益，但是會(huì)使PMOS器件的性能降低， 有時(shí)甚至達(dá)到20%左右。如何在提高NMOS器件電子遷移率的同時(shí)，不使PMOS器件的性能降低，這成為SMT技術(shù)在應(yīng)用中的重要課題。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供了應(yīng)力記憶作用的半導(dǎo)體器件及其制造方法， 以解決NMOS器件和PMOS器件不同性能要求的問題。為了解決上述技術(shù)問題，本發(fā)明的技術(shù)方案是提供了一種應(yīng)力記憶作用半導(dǎo)體器件的制造方法，包括在具有PMOS區(qū)域和NMOS區(qū)域的半導(dǎo)體襯底上形成柵氧化層和柵極；在所述NMOS區(qū)域和所述PMOS區(qū)域上沉積疏松多孔的側(cè)墻層，并對(duì)所述側(cè)墻層進(jìn)行垂直于所述半導(dǎo)體襯底表面方向的定向刻蝕以形成側(cè)墻；在PMOS區(qū)域上形成第一光刻膠層， 對(duì)NMOS區(qū)域進(jìn)行N+離子注入，并去除NMOS區(qū)域上的所述側(cè)墻；去除所述第一光刻膠層；在 NMOS區(qū)域上形成第二光刻膠層，對(duì)PMOS區(qū)域進(jìn)行P+離子注入；去除所述第二光刻膠層；在所述NMOS區(qū)域和所述PMOS區(qū)域上形成緩沖氧化層和高應(yīng)力氮化硅層；進(jìn)行尖峰退火工藝， 去除所述緩沖氧化層、所述高應(yīng)力氮化硅層以及所述PMOS區(qū)域上的所述側(cè)墻。進(jìn)一步的，所述側(cè)墻層的材料為SiOC。進(jìn)一步的，采用化學(xué)氣相沉積工藝在所述柵氧化層和所述柵極上沉積側(cè)墻層。進(jìn)一步的，采用化學(xué)氣相沉積工藝在所述NMOS區(qū)域和所述PMOS區(qū)域上形成緩沖氧化層和高應(yīng)力氮化硅層。本發(fā)明還提供了一種應(yīng)力記憶作用的半導(dǎo)體器件，所述應(yīng)力記憶作用的半導(dǎo)體器件包括PMOS區(qū)域以及NMOS區(qū)域，并且僅在NMOS區(qū)域的導(dǎo)電溝道帶有壓應(yīng)力。本發(fā)明提供的應(yīng)力記憶作用半導(dǎo)體器件的制造方法，在進(jìn)行尖峰退火工藝后，所述PMOS區(qū)域上的所述側(cè)墻由于具有疏松多孔的結(jié)構(gòu)能夠在應(yīng)力作用下產(chǎn)生形變，釋放應(yīng)力，使應(yīng)力不會(huì)傳導(dǎo)到PMOS區(qū)域的導(dǎo)電溝道中去，避免PMOS器件的性能下降，然而在尖峰退火工藝之前，NMOS區(qū)域的所述側(cè)墻已經(jīng)去除，因此不影響尖峰退火工藝后應(yīng)力傳導(dǎo)至 NMOS區(qū)域的導(dǎo)電溝道中，從而能夠提高NMOS器件的電子遷移率。本發(fā)明提供的應(yīng)力記憶作用的半導(dǎo)體器件，在PMOS區(qū)域的導(dǎo)電溝道中不帶有應(yīng)力，從而能夠保持形成的PMOS器件的性能不受應(yīng)力影響，在NMOS區(qū)域的導(dǎo)電溝道帶有的壓應(yīng)力，能夠提高NMOS器件電子遷移率。


圖1是本發(fā)明實(shí)施例提供的應(yīng)力記憶作用半導(dǎo)體器件的制造方法的步驟流程圖；圖2A 2G為本發(fā)明實(shí)施例提供的應(yīng)力記憶作用的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖。
具體實(shí)施例方式以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提出的應(yīng)力記憶作用的半導(dǎo)體器件及其制造方法作進(jìn)一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準(zhǔn)的比率，僅用于方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。本發(fā)明的核心思想在于，提供的應(yīng)力記憶作用半導(dǎo)體器件的制造方法，在進(jìn)行尖峰退火工藝后，所述PMOS區(qū)域上的所述側(cè)墻由于具有疏松多孔的結(jié)構(gòu)能夠在應(yīng)力作用下產(chǎn)生形變，釋放應(yīng)力，使應(yīng)力不會(huì)傳導(dǎo)到PMOS區(qū)域的導(dǎo)電溝道中去，避免PMOS器件的性能下降，然而在尖峰退火工藝之前，NMOS區(qū)域的所述側(cè)墻已經(jīng)去除，因此不影響尖峰退火工藝后應(yīng)力傳導(dǎo)至NMOS區(qū)域的導(dǎo)電溝道中，從而能夠提高NMOS器件的電子遷移率。本發(fā)明提供的應(yīng)力記憶作用的半導(dǎo)體器件，在PMOS區(qū)域的導(dǎo)電溝道中不帶有應(yīng)力，從而能夠保持形成的PMOS器件的性能不受應(yīng)力影響，在NMOS區(qū)域的導(dǎo)電溝道帶有的壓應(yīng)力，能夠提高NMOS 器件電子遷移率。
圖1是本發(fā)明實(shí)施例提供的應(yīng)力記憶作用半導(dǎo)體器件的制造方法的步驟流程圖。 參照圖1，提供的應(yīng)力記憶作用半導(dǎo)體器件的制造方法，包括Sl 1、在具有PMOS區(qū)域和NMOS區(qū)域的半導(dǎo)體襯底上形成柵氧化層和柵極；S12、在所述NMOS區(qū)域和所述PMOS區(qū)域上沉積疏松多孔的側(cè)墻層，并對(duì)所述側(cè)墻層進(jìn)行垂直于所述半導(dǎo)體襯底表面方向的定向刻蝕以形成側(cè)墻；S13、在PMOS區(qū)域上形成第一光刻膠層，對(duì)NMOS區(qū)域進(jìn)行N+離子注入，并去除NMOS 區(qū)域上的所述側(cè)墻；S14、去除所述第一光刻膠層；S15、在NMOS區(qū)域上形成第二光刻膠層，對(duì)PMOS區(qū)域進(jìn)行P+離子注入；S16、去除所述第二光刻膠層；S17、在所述NMOS區(qū)域和所述PMOS區(qū)域上形成緩沖氧化層和高應(yīng)力氮化硅層；S18、進(jìn)行尖峰退火工藝，去除所述緩沖氧化層、所述高應(yīng)力氮化硅層以及所述 PMOS區(qū)域上的所述側(cè)墻。下面將結(jié)合剖面結(jié)構(gòu)示意圖對(duì)本發(fā)明的應(yīng)力記憶作用半導(dǎo)體器件的制造方法進(jìn)行更詳細(xì)的描述，其中表示了本發(fā)明的優(yōu)選實(shí)施例，應(yīng)該理解本領(lǐng)域技術(shù)人員可以修改在此描述的本發(fā)明，而仍然實(shí)現(xiàn)本發(fā)明的有利效果。圖2A 2G為本發(fā)明實(shí)施例提供的應(yīng)力記憶作用的半導(dǎo)體器件的剖面結(jié)構(gòu)示意圖。參照圖2A并結(jié)合步驟Sl 1，在具有PMOS區(qū)域201和NMOS區(qū)域202的半導(dǎo)體襯底200 上形成柵氧化層203a、203b和柵極2(Ma、204b，PMOS區(qū)域201與NMOS區(qū)域202之間具有 STI (淺溝槽隔離)；參照圖2B、圖2C并結(jié)合步驟S12，在所述NMOS區(qū)域201和所述PMOS區(qū)域202上沉積疏松多孔的側(cè)墻層205，并對(duì)所述側(cè)墻層205進(jìn)行垂直于所述半導(dǎo)體襯底200表面方向的定向刻蝕以形成側(cè)墻206 ；參照圖2D并結(jié)合步驟S13，在PMOS區(qū)域202上形成第一光刻膠層207，對(duì)NMOS區(qū)域201進(jìn)行N+離子注入，以形成NMOS區(qū)域內(nèi)的源漏極，并去除NMOS區(qū)域201上的所述側(cè)墻206，以防止結(jié)構(gòu)疏松多孔的側(cè)墻206影響NMOS區(qū)域應(yīng)力的傳導(dǎo)；參照圖2E并結(jié)合步驟S14和步驟S15，去除所述第一光刻膠層207，在NMOS區(qū)域 201上形成第二光刻膠層208，對(duì)PMOS區(qū)域202進(jìn)行P+離子注入，以形成PMOS區(qū)域內(nèi)的源漏極；參照圖2F并結(jié)合步驟S16和步驟S17，去除所述第二光刻膠層208，在所述NMOS 區(qū)域201和所述PMOS區(qū)域202上形成緩沖氧化層209和高應(yīng)力氮化硅層210 ；參照圖2G并結(jié)合步驟S18，進(jìn)行尖峰退火工藝，去除所述緩沖氧化層209、所述高應(yīng)力氮化硅層210以及所述PMOS區(qū)域202上的所述側(cè)墻206。根據(jù)本發(fā)明的另一面，還提供一種利用上述方法制造而成的應(yīng)力記憶作用的半導(dǎo)體器件，半導(dǎo)體器件包括PMOS區(qū)域202以及NMOS區(qū)域201，并且僅在NMOS區(qū)域201的導(dǎo)電溝道帶有壓應(yīng)力。顯然，本領(lǐng)域的技術(shù)人員可以對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
權(quán)利要求
1.一種應(yīng)力記憶作用半導(dǎo)體器件的制造方法，其特征在于，包括在具有PMOS區(qū)域和NMOS區(qū)域的半導(dǎo)體襯底上形成柵氧化層和柵極；在所述NMOS區(qū)域和所述PMOS區(qū)域上沉積疏松多孔的側(cè)墻層，并對(duì)所述側(cè)墻層進(jìn)行垂直于所述半導(dǎo)體襯底表面方向的定向刻蝕以形成側(cè)墻；在PMOS區(qū)域上形成第一光刻膠層，對(duì)NMOS區(qū)域進(jìn)行N+離子注入，并去除NMOS區(qū)域上的所述側(cè)墻；去除所述第一光刻膠層；在NMOS區(qū)域上形成第二光刻膠層，對(duì)PMOS區(qū)域進(jìn)行P+離子注入；去除所述第二光刻膠層；在所述NMOS區(qū)域和所述PMOS區(qū)域上形成緩沖氧化層和高應(yīng)力氮化硅層；進(jìn)行尖峰退火工藝，去除所述緩沖氧化層、所述高應(yīng)力氮化硅層以及所述PMOS區(qū)域上的所述側(cè)墻。
2.根據(jù)權(quán)利要求1所述的應(yīng)力記憶作用半導(dǎo)體器件的制造方法，其特征在于，所述側(cè)墻層的材料為SiOC。
3.根據(jù)權(quán)利要求1所述的應(yīng)力記憶作用半導(dǎo)體器件的制造方法，其特征在于，采用化學(xué)氣相沉積工藝在所述柵氧化層和所述柵極上沉積側(cè)墻層。
4.根據(jù)權(quán)利要求1所述的應(yīng)力記憶作用半導(dǎo)體器件的制造方法，其特征在于，采用化學(xué)氣相沉積工藝在所述NMOS區(qū)域和所述PMOS區(qū)域上形成緩沖氧化層和高應(yīng)力氮化硅層。
5.一種利用權(quán)利要求1-4中任一項(xiàng)所述的方法制造的應(yīng)力記憶作用的半導(dǎo)體器件，其特征在于，包括PMOS區(qū)域以及NMOS區(qū)域，并且僅在NMOS區(qū)域的導(dǎo)電溝道帶有壓應(yīng)力。
全文摘要
本發(fā)明提供了一種應(yīng)力記憶作用半導(dǎo)體器件的制造方法，包括在半導(dǎo)體襯底上形成柵氧化層和柵極；在NMOS區(qū)域和PMOS區(qū)域上沉積疏松多孔的側(cè)墻層，之后形成側(cè)墻；在PMOS區(qū)域上形成第一光刻膠層，對(duì)NMOS區(qū)域進(jìn)行N+離子注入，并去除NMOS區(qū)域上的側(cè)墻；在NMOS區(qū)域上形成第二光刻膠層，對(duì)PMOS區(qū)域進(jìn)行P+離子注入；在NMOS區(qū)域和PMOS區(qū)域上形成緩沖氧化層和高應(yīng)力氮化硅層；進(jìn)行尖峰退火工藝，去除緩沖氧化層、高應(yīng)力氮化硅層以及PMOS區(qū)域上的側(cè)墻。本發(fā)明還提供了利用該制造方法的半導(dǎo)體器件。本發(fā)明提供的制造方法，采用疏松多孔結(jié)構(gòu)的側(cè)墻，在應(yīng)力作用下產(chǎn)生形變，釋放應(yīng)力，使應(yīng)力不會(huì)傳導(dǎo)到PMOS區(qū)域的導(dǎo)電溝道中去，避免PMOS器件的性能下降，同時(shí)能夠提高NMOS器件的電子遷移率。
文檔編號(hào)H01L21/321GK102420191SQ20111038894
公開日2012年4月18日 申請日期2011年11月30日 優(yōu)先權(quán)日2011年11月30日
發(fā)明者傅昶, 周軍 申請人:上海華力微電子有限公司