閃存柵極的制造方法
【專利摘要】本發(fā)明公開了一種閃存柵極的制造方法，包括步驟：形成淺溝槽場(chǎng)氧隔離出有源區(qū)。進(jìn)行離子注入形成閃存的阱區(qū)。在硅襯底的表面依次生長0N0層和多晶桂層并對(duì)多晶桂層進(jìn)行摻雜。在多晶硅層表面沉積金屬硅化鎢層。依次采用爐管工藝和化學(xué)氣相淀積工藝生長第四氮化硅層和第五氮化硅層并疊加形成柵極硬掩膜層。采用光刻刻蝕工藝依次對(duì)柵極硬掩膜層、金屬硅化鎢層和多晶硅層進(jìn)行刻蝕并形成閃存的柵極。本發(fā)明能夠使柵極保持良好的形貌，能對(duì)閃存的0N0缺陷進(jìn)行良好的修復(fù)從而提高閃存的壽命以及消除單獨(dú)采用化學(xué)氣相淀積工藝形成氮化硅層時(shí)所帶來的耐久性測(cè)試問題，能有效防止多晶硅耗盡。
【專利說明】閃存柵極的制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體集成電路制造工藝方法，特別是涉及一種閃存柵極的制造 方法。

【背景技術(shù)】
[0002] 如圖1所示，是現(xiàn)有方法形成的閃存的俯視圖；如圖2所示，是沿圖1中AA'線的 閃存的剖視圖。現(xiàn)有方法形成閃存的柵極時(shí)包括如下步驟：
[0003] 步驟一、利用光刻刻蝕工藝在硅襯底101上形成淺溝槽，由淺溝槽定義出有源區(qū)； 在淺溝槽中填充氧化硅形成淺溝槽場(chǎng)氧103,由淺溝槽場(chǎng)氧103對(duì)有源區(qū)進(jìn)行隔離。
[0004] 步驟二、在硅襯底101的有源區(qū)表面生長一層犧牲氧化層。
[0005] 進(jìn)行離子注入形成閃存的阱區(qū)102,阱區(qū)102的離子注入穿過犧牲氧化層。閃存的 阱區(qū)102包括用于包括N型阱區(qū)或P型阱區(qū)，N型阱區(qū)位于溝道類型為P型溝道的閃存區(qū) 域中，P型阱區(qū)位于溝道類型為N型溝道的閃存區(qū)域中。
[0006] 阱區(qū)102形成后利用濕法刻蝕工藝去除犧牲氧化層。
[0007] 步驟三、在硅襯底101的的表面依次生長第一層氧化硅、第二層氮化硅和第三層 氧化娃，由第一層氧化娃、第二層氮化娃和第三層氧化娃疊加形成0N0層104,在40N0層 104表面上沉積一層多晶硅層105,并采用離子注入工藝對(duì)多晶硅層105進(jìn)行Ρ型或Ν型摻 雜；對(duì)位于溝道類型為Ρ型溝道的閃存區(qū)域中的多晶硅層105中進(jìn)行Ρ型摻雜，對(duì)位于溝道 類型為Ν型溝道的閃存區(qū)域中的所述多晶硅層中進(jìn)行Ν型摻雜。
[0008] 步驟四、在多晶硅層105表面沉積金屬硅化鎢層106。
[0009] 步驟五、采用爐管工藝在金屬硅化鎢層106表面淀積一氮化硅層107并由該氮化 硅層107組成柵極硬掩膜層107。
[0010] 步驟六、采用光刻工藝形成光刻膠圖形并由該光刻膠圖形定義出閃存的柵極圖 形；利用光刻膠圖形為掩膜對(duì)柵極硬掩膜層107進(jìn)行刻蝕，利用光刻膠圖形和柵極硬掩膜 層107為掩膜依次對(duì)金屬硅化鎢層和多晶硅層進(jìn)行刻蝕并形成有柵極硬掩膜層、金屬硅化 鎢層和多晶硅層疊加形成閃存的柵極。
[0011] 在現(xiàn)有半導(dǎo)體閃存柵極工藝方法中由氮化硅層組成的柵極硬掩膜層通常是利用 爐管方式生長；爐管方式生長的柵極硬掩膜層的好處是在柵極刻蝕過程中，柵極硬掩膜層 能夠?qū)艠O提供很好的保護(hù)，保持刻蝕后的柵極形貌。但是長時(shí)間的爐管工藝的高溫?zé)崽?理會(huì)造成Ρ型多晶硅層的硼離子擴(kuò)散到金屬硅化鎢層，從而使Ρ型多晶硅層的硼離子濃度 減淡，造成晶體管工作時(shí)發(fā)生多晶硅耗盡。
[0012] 現(xiàn)有方法中的氮化硅層也能采用工藝溫度較低的化學(xué)氣相淀積工藝生長，如果采 用由化學(xué)氣相淀積工藝形成的氮化硅層做柵極硬掩膜層的話，雖然能夠避免爐管工藝產(chǎn)生 的Ρ型多晶硅層的硼離子擴(kuò)散到金屬硅化鎢層的缺陷，但是由于閃存中的0Ν0層存在缺陷， 化學(xué)氣相淀積工藝無法消除0Ν0層中的缺陷，這些缺陷的存在會(huì)降低閃存的使用壽命并會(huì) 造成閃存器件的耐久性測(cè)試問題。


【發(fā)明內(nèi)容】

[0013] 本發(fā)明所要解決的技術(shù)問題是提供一種閃存柵極的制造方法，能夠使柵極保持良 好的形貌，能消除耐久性測(cè)試問題，能有效防止多晶硅耗盡。
[0014] 為解決上述技術(shù)問題，本發(fā)明提供的閃存柵極的制造方法包括如下步驟：
[0015] 步驟一、利用光刻刻蝕工藝在硅襯底上形成淺溝槽，由所述淺溝槽定義出有源區(qū)； 在所述淺溝槽中填充氧化硅形成淺溝槽場(chǎng)氧，由所述淺溝槽場(chǎng)氧對(duì)所述有源區(qū)進(jìn)行隔離。
[0016] 步驟二、進(jìn)行離子注入形成阱區(qū)。
[0017] 步驟三、在所述硅襯底的表面依次生長第一層氧化硅、第二層氮化硅和第三層氧 化硅，去除閃存區(qū)域外的所述第一層氧化硅、所述第二層氮化硅和所述第三層氧化硅，由保 留于所述閃存區(qū)域的所述第一層氧化硅、所述第二層氮化硅和所述第三層氧化硅疊加形成 0N0層；在所述閃存區(qū)域外的所述硅襯底表面形成和閃存集成的CMOS器件的柵介質(zhì)層，在 所述0N0層和所述柵介質(zhì)層表面上沉積一層多晶硅層，并采用離子注入工藝對(duì)所述多晶硅 層進(jìn)行Ρ型或Ν型摻雜。
[0018] 步驟四、在所述多晶娃層表面沉積金屬娃化鶴層。
[0019] 步驟五、采用爐管工藝在所述金屬硅化鎢層表面淀積第四氮化硅層；采用化學(xué)氣 相淀積工藝在所述第四氮化硅層表面淀積第五氮化硅層，由所述第四氮化硅層和所述第五 氮化硅層疊加形成柵極硬掩膜層；所述第四氮化硅層的爐管工藝的溫度條件會(huì)對(duì)所述0Ν0 層的氮化硅和氧化硅的界面缺陷進(jìn)行修復(fù)、以及會(huì)使Ρ型摻雜的所述多晶硅層的硼離子擴(kuò) 散到所述金屬硅化鎢層中，在所述柵極硬掩膜層總厚度不變的條件下，所述第四氮化硅層 和所述第五氮化硅層的厚度設(shè)置為：在所述第四氮化硅層的爐管工藝時(shí)間能夠使得所述 0Ν0層的界面缺陷充分修復(fù)的條件下，所述第四氮化硅層的厚度越薄越好。
[0020] 步驟六、采用光刻工藝定義出所述閃存的柵極圖形；根據(jù)光刻定義的柵極圖形依 次對(duì)所述柵極硬掩膜層、所述金屬硅化鎢層和所述多晶硅層進(jìn)行刻蝕，刻蝕后柵極區(qū)域外 的所述柵極硬掩膜層、所述金屬硅化鎢層和所述多晶硅層都被去除，由保留于所述柵極區(qū) 域的所述柵極硬掩膜層、所述金屬硅化鎢層和所述多晶硅層疊加形成所述閃存的柵極。
[0021] 進(jìn)一步的改進(jìn)是，步驟五中所述第四氮化硅層的厚度為300 Α?600 Α，所述第五氮 化硅層的厚度為900 A?1200 A。
[0022] 進(jìn)一步的改進(jìn)是，步驟二中所述阱區(qū)包括N型阱區(qū)或P型阱區(qū)，N型阱區(qū)位于所述 CMOS器件中的PM0S器件區(qū)域中，P型阱區(qū)位于所述閃存區(qū)域以及所述CMOS器件中的NM0S 器件區(qū)域中。
[0023] 進(jìn)一步的改進(jìn)是，步驟三中對(duì)位于所述閃存區(qū)域以及所述CMOS器件中的NM0S器 件區(qū)域中的所述多晶硅層中進(jìn)行N型摻雜，對(duì)位于所述CMOS器件中的PM0S器件區(qū)域中的 所述多晶硅層中進(jìn)行P型摻雜。
[0024] 進(jìn)一步的改進(jìn)是，步驟五中所述爐管工藝為LPCVD，所述化學(xué)氣相淀積工藝為 PECVD〇
[0025] 進(jìn)一步的改進(jìn)是，所述爐管工藝的溫度為720°C，所述化學(xué)氣相淀積工藝的溫度為 400。。。
[0026] 進(jìn)一步的改進(jìn)是，步驟五中所述0N0層的界面缺陷的充分修復(fù)由滿足耐久性測(cè)試 為準(zhǔn)。
[0027] 進(jìn)一步的改進(jìn)是，滿足耐久性測(cè)試的條件為：在55°C的溫度條件下，對(duì)所述閃存 進(jìn)行110K次的循環(huán)擦除和編程操作后，閃存能正常運(yùn)行。
[0028] 本發(fā)明通過將由氮化硅層組成的柵極硬掩膜層分成兩層并依次采用爐管工藝和 化學(xué)氣相淀積工藝形成，柵極硬掩膜層能夠在柵極刻蝕中對(duì)柵極進(jìn)行良好的保護(hù)，從而能 夠良好的保持柵極的形貌；同時(shí)本發(fā)明方法利用爐管工藝能夠很好的對(duì)0N0層的氮化硅和 氧化硅的界面缺陷進(jìn)行修復(fù)，能夠提高閃存的使用壽命并消除單獨(dú)采用化學(xué)氣相淀積工藝 形成氮化硅層時(shí)所帶來的耐久性測(cè)試問題；采用化學(xué)氣相淀積工藝則能避免長時(shí)間爐管高 溫所造成的Ρ型多晶硅層中硼擴(kuò)散到金屬硅化鎢層中的缺陷，能有效防止多晶硅耗盡。

【專利附圖】

【附圖說明】
[0029] 下面結(jié)合附圖和【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明：
[0030] 圖1是現(xiàn)有方法形成的閃存的俯視圖；
[0031] 圖2是沿圖1中ΑΑ'線的閃存的剖視圖；
[0032] 圖3是本發(fā)明實(shí)施例方法的流程圖；
[0033] 圖4是本發(fā)明實(shí)施例方法中閃存的剖面圖；
[0034] 圖5是沿圖4中ΒΒ'線的閃存的剖面圖。

【具體實(shí)施方式】
[0035] 如圖3所示，是本發(fā)明實(shí)施例方法的流程圖；如圖4所示，是本發(fā)明實(shí)施例方法中 閃存的剖面圖；如圖5所示，是沿圖4中ΒΒ'線的閃存的剖面圖。本發(fā)明實(shí)施例閃存柵極的 制造方法包括如下步驟：
[0036] 步驟一、利用光刻刻蝕工藝在硅襯底1上形成淺溝槽，由所述淺溝槽定義出有源 區(qū)；在所述淺溝槽中填充氧化硅形成淺溝槽場(chǎng)氧3,由所述淺溝槽場(chǎng)氧3對(duì)所述有源區(qū)進(jìn)行 隔離；
[0037] 步驟二、進(jìn)行離子注入形成閃存的阱區(qū)2。本發(fā)明實(shí)施例中閃存和用于閃存外圍電 路的CMOS器件集成在一起制作，CMOS器件包括PM0S器件和匪0S器件兩種類型。所述阱 區(qū)2包括N型阱區(qū)2或P型阱區(qū)2, N型阱區(qū)2位于PM0S器件區(qū)域中，P型阱區(qū)2位于閃存 區(qū)域和NM0S器件區(qū)域中。
[0038] 步驟三、在所述硅襯底1的表面依次生長第一層氧化硅、第二層氮化硅和第三層 氧化硅，采用刻蝕工藝去除閃存區(qū)域外的所述第一層氧化硅、所述第二層氮化硅和所述第 三層氧化硅，由保留于所述閃存區(qū)域的所述第一層氧化硅、所述第二層氮化硅和所述第三 層氧化硅疊加形成0N0層4 ;在所述閃存區(qū)域外的所述硅襯底1表面形成所述CMOS器件的 柵介質(zhì)層，在所述0N0層和所述柵介質(zhì)層表面上沉積一層多晶硅層5,并采用離子注入工藝 對(duì)所述多晶硅層5進(jìn)行Ρ型或Ν型摻雜。具體摻雜區(qū)域?yàn)椋瑢?duì)位于所述閃存區(qū)域以及所述 CMOS器件中的NM0S器件區(qū)域中的所述多晶硅層中進(jìn)行Ν型摻雜，對(duì)位于所述CMOS器件中 的PM0S器件區(qū)域中的所述多晶硅層中進(jìn)行P型摻雜。
[0039] 步驟四、在所述多晶娃層5表面沉積金屬娃化鶴層6。
[0040] 步驟五、采用爐管工藝在所述金屬硅化鎢層6表面淀積第四氮化硅層7,所述爐管 工藝為LPCVD，工藝溫度為720°C。采用化學(xué)氣相淀積工藝在所述第四氮化硅層7表面淀積 第五氮化硅層8,所述化學(xué)氣相淀積工藝為PECVD，工藝溫度為400°C。由所述第四氮化硅層 7和所述第五氮化硅層8疊加形成柵極硬掩膜層。所述第四氮化硅層7的爐管工藝的溫度 條件會(huì)對(duì)所述ΟΝΟ層4的缺陷進(jìn)行修復(fù)、以及會(huì)使P型摻雜的所述多晶硅層5的硼離子擴(kuò)散 到所述金屬硅化鎢層6中，在所述柵極硬掩膜層總厚度不變的條件下，所述第四氮化硅層7 和所述第五氮化硅層8的厚度設(shè)置為：在所述第四氮化硅層7的爐管工藝時(shí)間能夠使得所 述0Ν0層4的缺陷充分修復(fù)的條件下，所述第四氮化硅層7的厚度越薄越好；所述0Ν0層4 的界面缺陷的充分修復(fù)由滿足耐久性測(cè)試為準(zhǔn)；滿足耐久性測(cè)試的條件為：在55°C的溫度 條件下，對(duì)所述閃存進(jìn)行110K次的循環(huán)擦除和編程操作后，閃存能正常運(yùn)行。較佳為，所 述第四氮化娃層的厚度為300 A?600 A，所述第五氮化娃層的厚度為900 A?1200 A。
[0041] 步驟六、采用光刻工藝形成光刻膠圖形，由所述光刻膠圖形在所述閃存區(qū)域定義 出所述閃存的柵極圖形，所述光刻膠圖形也同時(shí)在所述CMOS器件區(qū)域定義出所述CMOS器 件的柵極圖形；以所述光刻膠圖形為掩膜對(duì)所述柵極硬掩膜層進(jìn)行刻蝕形成硬掩膜圖形， 由所述光刻膠圖形和所述硬掩膜圖形為掩膜或單獨(dú)以所述硬掩膜圖形為掩膜依次對(duì)所述 金屬硅化鎢層6和所述多晶硅層5進(jìn)行刻蝕，刻蝕后柵極區(qū)域外的所述柵極硬掩膜層、所述 金屬硅化鎢層6和所述多晶硅層5都被去除，由保留于所述柵極區(qū)域的所述柵極硬掩膜層、 所述金屬硅化鎢層6和所述多晶硅層5分別在所述閃存區(qū)域和所述CMOS器件區(qū)域疊加形 成所述閃存和所述CMOS器件的柵極。
[0042] 以上通過具體實(shí)施例對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限 制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng) 視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1. 一種閃存柵極的制造方法，其特征在于，包括如下步驟： 步驟一、利用光刻刻蝕工藝在硅襯底上形成淺溝槽，由所述淺溝槽定義出有源區(qū)；在所 述淺溝槽中填充氧化硅形成淺溝槽場(chǎng)氧，由所述淺溝槽場(chǎng)氧對(duì)所述有源區(qū)進(jìn)行隔離； 步驟二、進(jìn)行離子注入形成阱區(qū)； 步驟三、在所述硅襯底的表面依次生長第一層氧化硅、第二層氮化硅和第三層氧化硅， 去除閃存區(qū)域外的所述第一層氧化硅、所述第二層氮化硅和所述第三層氧化硅，由保留于 所述閃存區(qū)域的所述第一層氧化硅、所述第二層氮化硅和所述第三層氧化硅疊加形成ΟΝΟ 層；在所述閃存區(qū)域外的所述硅襯底表面形成和閃存集成的CMOS器件的柵介質(zhì)層，在所述 0N0層和所述柵介質(zhì)層表面上沉積一層多晶硅層，并采用離子注入工藝對(duì)所述多晶硅層進(jìn) 行Ρ型或Ν型摻雜； 步驟四、在所述多晶硅層表面沉積金屬硅化鎢層； 步驟五、采用爐管工藝在所述金屬硅化鎢層表面淀積第四氮化硅層；采用化學(xué)氣相淀 積工藝在所述第四氮化硅層表面淀積第五氮化硅層，由所述第四氮化硅層和所述第五氮化 硅層疊加形成柵極硬掩膜層；所述第四氮化硅層的爐管工藝的溫度條件會(huì)對(duì)所述0Ν0層的 氮化硅和氧化硅的界面缺陷進(jìn)行修復(fù)、以及會(huì)使Ρ型摻雜的所述多晶硅層的硼離子擴(kuò)散到 所述金屬硅化鎢層中，在所述柵極硬掩膜層總厚度不變的條件下，所述第四氮化硅層和所 述第五氮化硅層的厚度設(shè)置為：在所述第四氮化硅層的爐管工藝時(shí)間能夠使得所述0Ν0層 的界面缺陷充分修復(fù)的條件下，所述第四氮化硅層的厚度越薄越好； 步驟六、采用光刻工藝定義出所述閃存的柵極圖形；根據(jù)光刻定義的柵極圖形依次對(duì) 所述柵極硬掩膜層、所述金屬硅化鎢層和所述多晶硅層進(jìn)行刻蝕，刻蝕后柵極區(qū)域外的所 述柵極硬掩膜層、所述金屬硅化鎢層和所述多晶硅層都被去除，由保留于所述柵極區(qū)域的 所述柵極硬掩膜層、所述金屬硅化鎢層和所述多晶硅層疊加形成所述閃存的柵極。
2. 如權(quán)利要求1所述的閃存柵極的制造方法，其特征在于：步驟五中所述第四氮化硅 層的厚度為300 Α?600 Α，所述第五氮化硅層的厚度為900 Α?1200 Α。
3. 如權(quán)利要求1所述的閃存柵極的制造方法，其特征在于：步驟二中所述阱區(qū)包括N 型阱區(qū)或P型阱區(qū)，N型阱區(qū)位于所述CMOS器件中的PM0S器件區(qū)域中，P型阱區(qū)位于所述 閃存區(qū)域以及所述CMOS器件中的NM0S器件區(qū)域中。
4. 如權(quán)利要求1所述的閃存柵極的制造方法，其特征在于：步驟三中對(duì)位于所述閃存 區(qū)域以及所述CMOS器件中的NM0S器件區(qū)域中的所述多晶硅層中進(jìn)行N型摻雜，對(duì)位于所 述CMOS器件中的PM0S器件區(qū)域中的所述多晶硅層中進(jìn)行P型摻雜。
5. 如權(quán)利要求1所述的閃存柵極的制造方法，其特征在于：步驟五中所述爐管工藝為 LPCVD，所述化學(xué)氣相淀積工藝為PECVD。
6. 如權(quán)利要求1或5所述的閃存柵極的制造方法，其特征在于：所述爐管工藝的溫度 為720°C，所述化學(xué)氣相淀積工藝的溫度為400°C。
7. 如權(quán)利要求1所述的閃存柵極的制造方法，其特征在于：步驟五中所述ΟΝΟ層的界 面缺陷的充分修復(fù)由滿足耐久性測(cè)試為準(zhǔn)。
8. 如權(quán)利要求7所述的閃存柵極的制造方法，其特征在于：滿足耐久性測(cè)試的條件為： 在55°C的溫度條件下，對(duì)所述閃存進(jìn)行110Κ次的循環(huán)擦除和編程操作后，閃存能正常運(yùn) 行。
【文檔編號(hào)】H01L21/8247GK104218001SQ201310210343
【公開日】2014年12月17日 申請(qǐng)日期:2013年5月30日 優(yōu)先權(quán)日:2013年5月30日
【發(fā)明者】郭振強(qiáng), 陳瑜, 羅嘯, 趙階喜, 馬斌, 陳華倫 申請(qǐng)人:上海華虹宏力半導(dǎo)體制造有限公司