3d閃存溝道的制造方法
【技術領域】
[0001]本發(fā)明涉及半導體制造領域，尤其涉及一種3D閃存溝道的制造方法。
【背景技術】
[0002]隨著平面型閃存存儲器的發(fā)展，半導體的生產(chǎn)工藝取得了巨大的進步。但是最近幾年，平面型閃存的發(fā)展遇到了各種挑戰(zhàn):物理極限，現(xiàn)有顯影技術極限以及存儲電子密度極限等。在此背景下，為解決平面閃存遇到的困難以及最求更低的單位存儲單元的生產(chǎn)成本，各種不同的三維(3D)閃存存儲器結構應運而生，例如3D NAND閃存。
[0003]3D NAND閃存的溝道及通孔連線均采用深通孔方式形成，并且均采用重疊(Overlay)曝光方式開孔，以形成深通孔。然而，在采用上述方式形成深通孔時，通常會存在曝光偏移，導致刻蝕通孔時會傷害位于頂層選擇管拐角處的介質層，從而使形成的閃存Vt控制不穩(wěn)，性能下降。
[0004]具體的，請參考圖1，圖1為現(xiàn)有技術中3D閃存形成溝道的剖面示意圖，包括溝道硅10、位于溝道硅10兩側的介質層，所述介質層為氧化硅-氮化硅-氧化硅的薄膜組合(ONO)，即包括第一氧化娃21、第二氮化娃22和第三氧化娃23，溝道形成在絕緣層30中，在后續(xù)進行涂覆光阻并曝光形成圖案化的光阻40后，由于工藝存在誤差，導致CD出現(xiàn)偏移，暴露出溝道中的介質層，在進行刻蝕時，則會對介質層進行過刻蝕，進而引起上述問題。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種3D閃存溝道的制造方法，能夠避免對溝道中介質層過刻蝕，確保形成的3D閃存性能良好。
[0006]為了實現(xiàn)上述目的，本發(fā)明提出了一種3D閃存溝道的制造方法，包括步驟:
[0007]提供半導體結構，所述半導體結構包括形成在基底上的絕緣層，形成在所述絕緣層內(nèi)相互隔離的多層犧牲層，所述半導體結構設有溝道通孔，所述溝道通孔貫穿所述絕緣層和多層犧牲層；
[0008]在所述溝道通孔中依次形成第一溝道介質層、第一溝道硅及第二溝道介質層，所述第一溝道介質層位于所述溝道兩側壁，所述第一溝道硅位于所述第一溝道介質層的兩側壁，所述第二溝道介質層的位于所述第一溝道硅之間；
[0009]刻蝕去除預定深度的第二溝道介質層，暴露出部分第一溝道硅；
[0010]去除暴露出的第一溝道硅，暴露出部分第一溝道介質層，使所述第一溝道硅的高度與所述第二溝道介質層的高度相同；
[0011]刻蝕去除暴露出的第一溝道介質層，暴露出溝道通孔的側壁，使所述第一溝道介質層的高度與所述第二溝道介質層的高度相同；
[0012]在所述溝道通孔中填充第二溝道硅，使所述第二溝道硅覆蓋所述第一溝道介質層、第一溝道硅及第二溝道介質層，以在后續(xù)刻蝕中保護所述第一溝道介質層。
[0013]進一步的，在所述的3D閃存溝道的制造方法中，所述第一溝道介質層為氧化硅-氮化硅-氧化硅的薄膜組合。
[0014]進一步的，在所述的3D閃存溝道的制造方法中，所述第二溝道介質層為氧化硅。
[0015]進一步的，在所述的3D閃存溝道的制造方法中，干法刻蝕去除預定深度所述第二溝道介質層。
[0016]進一步的，在所述的3D閃存溝道的制造方法中，所述預定深度范圍是2500埃?4500 埃。
[0017]進一步的，在所述的3D閃存溝道的制造方法中，采用低溫氧化法去除暴露出的第
—溝道娃。
[0018]進一步的，在所述的3D閃存溝道的制造方法中，所述低溫氧化法步驟包括:
[0019]對暴露出的第一溝道硅進行氧化處理，處理溫度為800攝氏度，形成氧化物；
[0020]刻蝕去除所述氧化物。
[0021]進一步的，在所述的3D閃存溝道的制造方法中，采用濕法刻蝕去除部分第一溝道介質層。
[0022]進一步的，在所述的3D閃存溝道的制造方法中，形成所述第二溝道硅包括步驟:
[0023]在所述絕緣層上及溝道通孔中形成硅層；
[0024]采用化學機械研磨去除位于所述絕緣層表面的硅層，保留位于所述溝道通孔中的硅層，獲得第二溝道硅。
[0025]進一步的，在所述的3D閃存溝道的制造方法中，所述第二溝道硅的材質為不定形娃。
[0026]與現(xiàn)有技術相比，本發(fā)明的有益效果主要體現(xiàn)在:先通過刻蝕第二溝道介質層以及第一溝道介質層，接著再形成第二溝道硅，覆蓋在所述第一溝道介質層上，以在后續(xù)刻蝕中保護所述第一溝道介質層，避免后續(xù)刻蝕造成第一溝道介質層過刻蝕引起的性能下降等問題，并且相比于現(xiàn)有技術還能夠減少刻蝕光罩的使用，使得雙圖形刻蝕的工藝窗口增大，有利于進行大量生產(chǎn)。
【附圖說明】
[0027]圖1為現(xiàn)有技術中3D閃存形成溝道的剖面示意圖；
[0028]圖2為本發(fā)明實施例中3D閃存溝道的制造方法的流程圖；
[0029]圖3至圖8為本發(fā)明實施例中3D閃存溝道的制造過程中的剖面示意圖。
【具體實施方式】
[0030]下面將結合示意圖對本發(fā)明的3D閃存溝道的制造方法進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應該理解本領域技術人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本發(fā)明的限制。
[0031]為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應當認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關系統(tǒng)或有關商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和耗費時間的，但是對于本領域技術人員來說僅僅是常規(guī)工作。
[0032]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0033]請參考圖2，在本實施例中，提出了一種3D閃存溝道的制造方法，包括步驟:
[0034]SlOO:提供半導體結構，所述半導體結構包括形成在基底上的絕緣層，形成在所述絕緣層內(nèi)相互隔離的多層犧牲層，所述半導體結構設有溝道通孔，所述溝道通孔貫穿所述絕緣層和多層犧牲層；
[0035]S200:在所述溝道通孔中依次形成第一溝道介質層、第一溝道硅及第二溝道介質層，所述第一溝道介質層位于所述溝道兩側壁，所述第一溝道硅位于所述第一溝道介質層的兩側壁，所述第二溝道介質層的位于所述第一溝道硅之間；
[0036]S300:刻蝕去除預定深度的第二溝道介質層，暴露出部分第一溝道硅；
[0037]S400:去除暴露出的第一溝道硅，暴露出部分第一溝道介質層，使所述第一溝道硅的高度與所述第二溝道介質層的高度相同；
[0038]S500:刻蝕去除暴露出的第一溝道介質層，暴露出溝道通孔的側壁，使所述第一溝道介質層的高度與所述第二溝道介質層的高度相同；
[0039]S600:在所述溝道通孔中填充第二溝道硅，使所述第二溝道硅覆蓋所述第一溝道介質層、第一溝道硅及第二溝道介質層，以在后續(xù)刻蝕中保護所述第一溝道介質層。
[0040]具體的，請參考圖3(由于溝道存在多個，在本實施例中的附圖中僅顯示若干個，中間采用波浪線進行省略，本領域技術人員理應知曉)，在步驟SlO