一種復合型溝槽柵肖特基器件結構及其制造方法
【專利摘要】本發(fā)明提供一種復合型溝槽柵肖特基器件結構及其制造方法，包括：N型重摻雜的基片；N型輕摻雜的硅外延層，結合于所述N型重摻雜基片表面；至少兩個溝槽，形成于所述硅外延層中；二氧化硅層，沉積于所述溝槽底部；第一金屬硅化物層，形成于所述溝槽上部的側壁；導電材料層，填充于所述溝槽上部；第二金屬硅化物層，形成于所述硅外延層表面；以及正面電極層，形成于所述金屬硅化物表面。本發(fā)明在溝槽底部采用厚柵氧化層MOS結構，溝槽側壁采用高勢壘肖特基結,這種復合型的溝槽柵能有效提高擊穿電壓、降低器件開關電容；采用復合型溝槽柵結構后，溝槽側壁也成為肖特基結，在大電流下能進一步降低正向導通壓降，并提高器件對浪涌沖擊的耐受力。
【專利說明】一種復合型溝槽柵肖特基器件結構及其制造方法
【技術領域】
[0001]本發(fā)明涉及一種半導體器件及其制造方法，特別是涉及一種復合型溝槽柵肖特基器件結構及其制造方法。
【背景技術】
[0002]隨著半導體技術的不斷發(fā)展，功率器件作為一種新型器件，被廣泛地應用于磁盤驅動、汽車電子等領域。功率器件需要能夠承受較大的電壓、電流以及功率負載。而現(xiàn)有MOS晶體管等器件無法滿足上述需求，因此，為了滿足應用的需要，各種功率器件成為關注的焦點。
[0003]肖特基二極管是貴金屬(金、銀、鋁、鉬等)為正極，以N型半導體為負極，利用二者接觸面上形成的勢壘具有整流特性而制成的金屬-半導體器件。因為N型半導體中存在著大量的電子，貴金屬中僅有極少量的自由電子，所以電子便從濃度高的N型半導體中向濃度低的貴金屬中擴散。顯然，貴金屬中沒有空穴，也就不存在空穴自金屬向N型半導體的擴散運動。隨著電子不斷從N型半導體擴散到貴金屬，N型半導體表面電子濃度逐漸降低，表面電中性被破壞，于是就形成勢壘，其電場方向為N型半導體一貴金屬。但在該電場作用之下，貴金屬中的電子也會產(chǎn)生從貴金屬一N型半導體的漂移運動，從而削弱了由于擴散運動而形成的電場。當建立起一定寬度的空間電荷區(qū)后，電場引起的電子漂移運動和濃度不同引起的電子擴散運動達到相對的平衡，便形成了肖特基勢壘。肖特基二極管是一種低功耗、超高速半導體器件。最顯著的特點為反向恢復時間極短(可以小到幾納秒)，正向導通壓降低。其多用作高頻、低壓、大電流整流二極管、續(xù)流二極管、保護二極管，也有用在微波通信等電路中作整流二極管、小信號檢波二極管使用。在通信電源、變頻器等中比較常見。
[0004]功率肖特基器件是一種用于大電流整流的半導體兩端器件，目前常用的功率肖特基器件由金屬硅化物和低摻雜N型硅之間的肖特基結來制作，金屬硅化物可以是鉬硅化合物、鈦硅化合物、鎳硅化合物和鉻硅化合物等。近年來，由于溝槽技術的發(fā)展，各種溝槽型結構被用于制作單元肖特基結構的漏電保護環(huán)，如常采用的溝槽型MOS結構等。溝槽型MOS結構的采用縮小了傳統(tǒng)PN結保護環(huán)的面積，當器件所用芯片面積相同時，可以降低器件的正向導通壓降。
[0005]對于常用的MOS結構采用單柵結構，從器件擊穿電壓和開關電容考慮，希望使用厚氧化層；但從工藝和成本考慮，使用厚氧化層要增加溝槽寬度，降低肖特基器件正向導通時的有效面積，從而增加正向導通電壓和損耗，這一矛盾制約器件性價比優(yōu)化。

【發(fā)明內容】

[0006]鑒于以上所述現(xiàn)有技術的缺點，本發(fā)明的目的在于提供一種復合型溝槽柵肖特基器件結構及其制造方法，以提供一種能有效提高擊穿電壓、降低器件開關電容、在大電流下能進一步降低正向導通壓降，并提高器件對浪涌沖擊的耐受力的肖特基器件結構。
[0007]為實現(xiàn)上述目的及其他相關目的，本發(fā)明提供一種復合型溝槽柵肖特基器件結構的制造方法，至少包括以下步驟:
[0008]I)提供一 N型重摻雜的基片，于所述基片表面形成N型輕摻雜的娃外延層；
[0009]2)于所述硅外延層中形成至少兩個溝槽，于所述溝槽表面形成熱氧化層，并于所述溝槽內沉積二氧化硅層；
[0010]3)去除溝槽上部的二氧化硅層，露出溝槽上部的側壁；
[0011]4)于溝槽上部的側壁及所述二氧化硅層的表面沉積第一肖特基金屬層，并采用熱處理方法于所述溝槽上部的側壁形成第一金屬硅化物層，以在所述溝槽上部側壁與所述硅外延層之間形成肖特基結；
[0012]5)于溝槽上部內填充導電材料層，以在溝槽中形成MOS及肖特基復合型柵的肖特基單元漏電保護環(huán)結構；
[0013]6)于所述硅外延層表面形成第二肖特基金屬層，并采用熱處理方法形成第二金屬硅化物；
[0014]7)于所述第二金屬娃化物表面制作正面電極層。
[0015]作為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法的一種優(yōu)選方案，所述正面電極層為TiN/AlSiCu疊層、TiN/AlSi疊層及TiN/Al疊層中的一種。
[0016]作為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法的一種優(yōu)選方案，步驟2)所述溝槽的寬度為0.18?0.8 μ m,深度為2.5?5.0 μ m。
[0017]作為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法的一種優(yōu)選方案，步驟3)中，溝槽底部保留的二氧化硅層的厚度為100?lOOOnm。
[0018]作為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法的一種優(yōu)選方案，所述的導電材料層為摻雜濃度為IO19?IO2Vcm3的N型重摻雜的多晶硅層或易于填充在溝槽中的金屬材料。
[0019]作為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法的一種優(yōu)選方案，所述第一肖特基金屬層及第二肖特基金屬層的材料為Pt、N1、T1、Cr、W、Mo或Co，所述第一肖特基金屬層及第二肖特基金屬層的厚度為10?lOOOnm。
[0020]作為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法的一種優(yōu)選方案，還包括以下步驟:
[0021]8)采用光刻工藝對正面電極層進行蝕刻，形成正面電極圖形，并在正面淀積保護層介質，再次采用光刻工藝對保護層介質進行性蝕刻，形成正面引線窗口圖形；
[0022]9)對所述N型重摻雜的基片的背面進行減薄，然后在所述N型重摻雜的基片背面形成Ti/Ni/Ag疊層,加熱合金化后形成背面電極。
[0023]本發(fā)明還提供一種復合型溝槽柵肖特基器件結構，至少包括:
[0024]N型重摻雜的基片；
[0025]N型輕摻雜的硅外延層，結合于所述N型重摻雜基片表面；
[0026]至少兩個溝槽，形成于所述硅外延層中；
[0027]二氧化硅層，沉積于所述溝槽底部；
[0028]第一金屬硅化物層，形成于所述溝槽上部的側壁；
[0029]導電材料層，填充于所述溝槽上部；
[0030]第二金屬硅化物層，形成于所述硅外延層表面；以及[0031]正面電極層,形成于所述金屬娃化物表面。
[0032]作為本發(fā)明的復合型溝槽柵肖特基器件結構的一種優(yōu)選方案，所述正面電極層為TiN/AlSiCu疊層、TiN/AlSi疊層及TiN/Al疊層中的一種。
[0033]作為本發(fā)明的復合型溝槽柵肖特基器件結構的一種優(yōu)選方案，所述溝槽的寬度為
0.18 ?0.8 μ m,深度為 2.5 ?5.0 μ m。
[0034]作為本發(fā)明的復合型溝槽柵肖特基器件結構的一種優(yōu)選方案，所述二氧化硅層的厚度為100?lOOOnm。
[0035]作為本發(fā)明的復合型溝槽柵肖特基器件結構的一種優(yōu)選方案，所述的導電材料層為摻雜濃度為IO19?1021/cm3的N型重摻雜的多晶硅層或易于填充在溝槽中的金屬材料。
[0036]如上所述，本發(fā)明提供一種復合型溝槽柵肖特基器件結構及其制造方法，所述復合型溝槽柵肖特基器件結構至少包括:N型重摻雜的基片；N型輕摻雜的硅外延層，結合于所述N型重摻雜基片表面；至少兩個溝槽，形成于所述硅外延層中；二氧化硅層，沉積于所述溝槽底部；第一金屬硅化物層，形成于所述溝槽上部的側壁；導電材料層，填充于所述溝槽上部；第二金屬硅化物層，形成于所述硅外延層表面；以及正面電極層，形成于所述金屬硅化物表面。本發(fā)明在溝槽底部采用厚柵氧化層MOS結構，溝槽側壁采用高勢壘肖特基結，這種復合型的溝槽柵能有效提高擊穿電壓、降低器件開關電容；采用復合型溝槽柵結構后，溝槽側壁也成為肖特基結，在大電流下能進一步降低正向導通壓降，并提高器件對浪涌沖擊的耐受力。
【專利附圖】

【附圖說明】
[0037]圖1顯示為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法步驟流程示意圖。
[0038]圖2?圖3顯示為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法步驟I)所呈現(xiàn)的結構示意圖。
[0039]圖4?圖6顯示為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法步驟2)所呈現(xiàn)的結構示意圖。
[0040]圖7顯示為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法步驟3)所呈現(xiàn)的結構示意圖。
[0041]圖8?圖9顯示為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法步驟4)所呈現(xiàn)的結構示意圖。
[0042]圖10顯示為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法步驟5)所呈現(xiàn)的結構示意圖。
[0043]圖11?圖12顯示為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法步驟6)所呈現(xiàn)的結構示意圖。
[0044]圖13顯示為本發(fā)明的復合型溝槽柵肖特基器件結構的制造方法步驟7)所呈現(xiàn)的結構示意圖。
[0045]元件標號說明
[0046]101N型重摻雜的基片
102N型輕摻雜的硅外延層
103溝槽
104熱氧化層
105二氧化硅層
106第一肖特基金屬層
107第一金屬桂化物展
108導電材料層
109第二肖特基金屬層
110第一.金屬硅化物
111正而電極層
S11-S19 步驟I)-步驟9)
【具體實施方式】
[0047]以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。`
[0048]請參閱圖1-圖13。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構想，遂圖式中僅顯示與本發(fā)明中有關的組件而非按照實際實施時的組件數(shù)目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數(shù)量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。
[0049]如圖1-圖13所示，本實施例提供一種復合型溝槽柵肖特基器件結構的制造方法，至少包括以下步驟:
[0050]如圖1-圖3所示，首先進行步驟I )S 11，提供一 N型重摻雜的基片101，于所述基片101表面形成N型輕摻雜的娃外延層102。
[0051]作為示例，所述N型重摻雜的基片101的材料為硅，其電阻率不超過0.01歐姆厘米，所述N型輕摻雜的硅外延層102的厚度為2微米至30微米之間，離子摻雜濃度為IO14-IO17/cm3 之間 ο
[0052]如圖1及圖4-圖6所示，然后進行步驟2)S12，于所述硅外延層102中形成至少兩個溝槽103，于所述溝槽103表面形成熱氧化層104，并于所述溝槽103內沉積二氧化硅層 105。
[0053]作為示例，采用光刻工藝于所述硅外延層102中形成多個溝槽103，所述溝槽103的寬度為0.18-0.8 μ m,深度為2.5-5.0 μ m。所述溝槽103的平面形狀可以為阱狀、連續(xù)的長條狀、不連續(xù)的長條狀、或者是密封的矩形、圓形等形狀。所述溝槽103的截面形狀可以為矩形、梯形、或底部呈圓弧狀的多邊形等。
[0054]作為示例，采用熱氧化方法于所述溝槽103及所述硅外延層102表面形成熱氧化層104，所述熱氧化層104厚度為5納米至250納米之間。然后采用化學氣相沉積法于所述溝槽103內及硅外延層102表面的熱氧化層104表面沉積二氧化硅層105，直至填充滿所述溝槽103為止，并進行熱處理，獲得致密的二氧化硅層105，最后，采用回刻或CMP拋光工藝去除所述硅外延層102表面的二氧化硅層105及熱氧化層104。
[0055]如圖1及圖7所示，接著進行步驟3)S13，去除溝槽103上部的二氧化硅層105，露出溝槽103上部的側壁。
[0056]作為示例，采用各向同性刻蝕方法去除溝槽103上部的二氧化硅層105，露出溝槽103上部的側壁，其中，溝槽103底部保留的二氧化硅層105的厚度為100?lOOOnm，在本實施例中，溝槽103底部保留的二氧化硅層105的厚度為500nm。
[0057]如圖1及圖8?圖9所示，然后進行步驟4)S14，于溝槽103上部的側壁及所述二氧化硅層105的表面沉積第一肖特基金屬層106，并采用熱處理方法于所述溝槽103上部的側壁形成第一金屬硅化物層107，以在所述溝槽103上部側壁與所述硅外延層102之間形成
肖特基結。
[0058]具體地，采用濺射法于所述溝槽103上部側壁及所述硅外延層102表面形成第一肖特基金屬層106，然后采用光刻或各向異性刻蝕法去除所述硅外延層102表面的第一肖特基金屬層106，保留所述購彩上部側壁的第一肖特基金屬層106，其中，所述第一肖特基金屬層106的材料為Pt、N1、T1、Cr、W、Mo或Co，厚度為10?lOOOnm，在本實施例中，所述第一肖特基金屬層106的材料為W，厚度為30nm。
[0059]作為示例，采用快速熱處理或爐退火的方式使所述溝槽103上部側壁的第一肖特基金屬層106與所述娃外延層102反應形成第一金屬娃化物層107,以在所述溝槽103上部側壁與所述硅外延層102之間形成肖特基結。
[0060]如圖1及圖10所示，接著進行步驟5)S15，于溝槽103上部內填充導電材料層108，以在溝槽103中形成MOS及肖特基復合型柵的肖特基單元漏電保護環(huán)結構。
[0061]作為示例，所述的導電材料層108為N型重摻雜的多晶硅層，且所述多晶硅層的摻雜濃度為IO19?1021/cm3。當然，在其它的實施例中，所述導電材料層108可以為金屬材料，如鎢等。
[0062]具體地，所述導電材料層108、二氧化硅層105、及硅外延層102形成MOS結構；所述第一金屬硅化物與所述硅外延層102形成肖特基結構，以上兩種結構共同組成肖特基單元漏電保護環(huán)結構。
[0063]如圖1及圖11?圖12所示，接著進行步驟6)S16，于所述硅外延層102表面形成第二肖特基金屬層109，并采用熱處理方法形成第二金屬硅化物110。
[0064]作為示例，采用濺射法于所述硅外延層102表面形成第二肖特基金屬層109，并采用快速熱處理方法或爐退火的方法使其與所述硅外延層102反應形成第二金屬硅化物110。
[0065]作為示例，述第二肖特基金屬層109的材料為Pt、N1、T1、Cr、W、Mo或Co，厚度為10?lOOOnm，在本實施例中，所述第二肖特基金屬層109的材料為Ti，厚度為30nm
[0066]如圖1及圖13所示，然后進行步驟7) S17，于所述第二金屬硅化物110表面制作正面電極層111。
[0067]作為示例，所述正面電極層111為TiN/AlSiCu疊層、TiN/AlSi疊層及TiN/Al疊層中的一種。
[0068]如圖1所示，接著進行步驟8) S18，采用光刻工藝對正面電極層111進行蝕刻，形成正面電極圖形，并在正面淀積保護層介質，再次采用光刻工藝對保護層介質進行性蝕刻，形成正面引線窗口圖形，該步驟未予結構圖示。
[0069]如圖1所示，最后進行步驟9)S19，對所述N型重摻雜的基片101的背面進行減薄，然后在所述N型重摻雜的基片101背面形成Ti/Ni/Ag疊層，加熱合金化后形成背面電極，該步驟未予結構圖示。
[0070]如圖13所示，本實施例還提供一種復合型溝槽柵肖特基器件結構，至少包括:
[0071]N型重摻雜的基片101 ；
[0072]N型輕摻雜的硅外延層102，結合于所述N型重摻雜基片101表面；
[0073]至少兩個溝槽103，形成于所述硅外延層102中；
[0074]二氧化硅層105，沉積于所述溝槽103底部；
[0075]第一金屬硅化物層107，形成于所述溝槽103上部的側壁；
[0076]導電材料層108，填充于所述溝槽103上部；
[0077]第二金屬娃化物110層,形成于所述娃外延層102表面；以及
[0078]正面電極層111，形成于所述金屬娃化物表面。
[0079]作為示例，所述N型重摻雜的基片101的材料為硅，其電阻率不超過0.01歐姆厘米，所述N型輕摻雜的硅外延層102的厚度為2微米至30微米之間，離子摻雜濃度為IO14?IO1Vcm3之間。在本實施例中，所述N型輕摻雜的硅外延層102的厚度為15微米，離子摻雜濃度為IO1Vcm3。
[0080]所述溝槽103的寬度為0.18?0.8 μ m,深度為2.5?5.0 μ m。所述溝槽103的平面形狀可以為阱狀、連續(xù)的長條狀、不連續(xù)的長條狀、或者是密封的矩形、圓形等形狀。所述溝槽103的截面形狀可以為矩形、梯形、或底部呈圓弧狀的多邊形等。
[0081]作為示例，所述二氧化硅層105的厚度為100?lOOOnm，在本實施例中，溝槽103底部保留的二氧化硅層105的厚度為500nm。
[0082]作為示例，所述的導電材料層108為N型重摻雜的多晶硅層，且所述多晶硅層的摻雜濃度為IO19?1021/cm3，在本實施例中，所述多晶硅層的摻雜濃度為102°/cm3。當然，在其它的實施例中，所述導電材料層108可以為金屬材料，如鎢等。
[0083]需要說明的是，所述導電材料層108、二氧化硅層105、及硅外延層102形成MOS結構；所述第一金屬硅化物與所述硅外延層102形成肖特基結構，以上兩種結構共同組成肖特基單元漏電保護環(huán)結構。
[0084]作為示例，所述正面電極層111為TiN/AlSiCu疊層、TiN/AlSi疊層及TiN/Al疊層中的一種。在本實施例中，所述正面電極層111為TiN/AlSiCu疊層。
[0085]作為示例所述復合型溝槽柵肖特基器件結構還包括結合于所述N型重摻雜的基片101背面的背面電極，所述背面電極為Ti/Ni/Ag合金。
[0086]另外，可以在器件外圍區(qū)域沉積二氧化硅隔離層，器件正面的正面電極結構從肖特基器件區(qū)域延伸并部分覆蓋該二氧化硅隔離層區(qū)域，形成高壓保護環(huán)，進一步提高擊穿電壓。
[0087]綜上所述，本發(fā)明提供一種復合型溝槽柵肖特基器件結構及其制造方法，所述復合型溝槽柵肖特基器件結構至少包括:N型重摻雜的基片101 ;N型輕摻雜的硅外延層102，結合于所述N型重摻雜基片101表面；至少兩個溝槽103，形成于所述硅外延層102中；二氧化硅層105，沉積于所述溝槽103底部；第一金屬硅化物層107，形成于所述溝槽103上部的側壁；導電材料層108,填充于所述溝槽103上部；第二金屬娃化物110層,形成于所述娃外延層102表面；以及正面電極層111，形成于所述金屬硅化物表面。本發(fā)明在溝槽底部采用厚柵氧化層MOS結構，溝槽側壁采用高勢壘肖特基結，這種復合型的溝槽柵能有效提高擊穿電壓、降低器件開關電容；采用復合型溝槽柵結構后，溝槽側壁也成為肖特基結，在大電流下能進一步降低正向導通壓降，并提高器件對浪涌沖擊的耐受力。所以，本發(fā)明有效克服了現(xiàn)有技術中的種種缺點而具高度產(chǎn)業(yè)利用價值。
[0088]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發(fā)明的權利要求所涵蓋。
【權利要求】
1.一種復合型溝槽柵肖特基器件結構的制造方法，其特征在于，至少包括以下步驟: 1)提供一N型重摻雜的基片，于所述基片表面形成N型輕摻雜的娃外延層； 2)于所述硅外延層中形成至少兩個溝槽，于所述溝槽表面形成熱氧化層，并于所述溝槽內沉積二氧化硅層； 3)去除溝槽上部的二氧化硅層，露出溝槽上部的側壁； 4)于溝槽上部的側壁及所述二氧化硅層的表面沉積第一肖特基金屬層，并采用熱處理方法于所述溝槽上部的側壁形成第一金屬硅化物層，以在所述溝槽上部側壁與所述硅外延層之間形成肖特基結； 5)于溝槽上部內填充導電材料層，以在溝槽中形成MOS及肖特基復合型柵的肖特基單元漏電保護環(huán)結構； 6)于所述硅外延層表面形成第二肖特基金屬層，并采用熱處理方法形成第二金屬硅化物； 7)于所述第二金屬硅化物表面制作正面電極層。
2.根據(jù)權 利要求1所述的復合型溝槽柵肖特基器件結構的制造方法，其特征在于:所述正面 電極層為TiN/AlSiCu疊層、TiN/AlSi疊層及TiN/Al疊層中的一種。
3.根據(jù)權利要求1所述的復合型溝槽柵肖特基器件結構的制造方法，其特征在于:步驟2)所述溝槽的寬度為0.18-0.8 μ m,深度為2.5-5.0 μ m。
4.根據(jù)權利要求1所述的復合型溝槽柵肖特基器件結構的制造方法，其特征在于:步驟3)中，溝槽底部保留的二氧化硅層的厚度為100-lOOOnm。
5.根據(jù)權利要求1所述的復合型溝槽柵肖特基器件結構的制造方法，其特征在于:所述的導電材料層為摻雜濃度為IO19-IO2Vcm3的N型重摻雜的多晶硅層或易于填充在溝槽中的金屬材料。
6.根據(jù)權利要求1所述的復合型溝槽柵肖特基器件結構的制造方法，其特征在于:所述第一肖特基金屬層及第二肖特基金屬層的材料為Pt、N1、T1、Cr、W、Mo或Co，所述第一肖特基金屬層及第二肖特基金屬層的厚度為10-lOOOnm。
7.根據(jù)權利要求1所述的復合型溝槽柵肖特基器件結構的制造方法，其特征在于:還包括以下步驟: 8)采用光刻工藝對正面電極層進行蝕刻，形成正面電極圖形，并在正面淀積保護層介質，再次采用光刻工藝對保護層介質進行性蝕刻，形成正面引線窗口圖形； 9)對所述N型重摻雜的基片的背面進行減薄，然后在所述N型重摻雜的基片背面形成Ti/Ni/Ag疊層,加熱合金化后形成背面電極。
8.一種復合型溝槽柵肖特基器件結構，其特征在于，至少包括: N型重慘雜的基片； N型輕摻雜的娃外延層，結合于所述N型重摻雜基片表面； 至少兩個溝槽，形成于所述硅外延層中； 二氧化硅層，沉積于所述溝槽底部； 第一金屬硅化物層，形成于所述溝槽上部的側壁； 導電材料層，填充于所述溝槽上部；第二金屬硅化物層，形成于所述硅外延層表面；以及 正面電極層，形成于所述金屬硅化物表面。
9.根據(jù)權利要求8所述的復合型溝槽柵肖特基器件結構，其特征在于:所述正面電極層為TiN/AlSiCu疊層、TiN/AlSi疊層及TiN/Al疊層中的一種。
10.根據(jù)權利要求8所述的復合型溝槽柵肖特基器件結構，其特征在于:所述溝槽的寬度為0.18-0.8 μ m,深度為2.5-5.0 μ m。
11.根據(jù)權利要求8所述的復合型溝槽柵肖特基器件結構，其特征在于:所述二氧化硅層的厚度為100-lOOOnm。
12.根據(jù)權利要求8所述的復合型溝槽柵肖特基器件結構，其特征在于:所述的導電材料層為摻雜濃度為IO19-IO2Vcm3的N型重摻雜的多晶硅層或易于填充在溝槽中的金屬材料。·
【文檔編號】H01L21/329GK103456627SQ201310381189
【公開日】2013年12月18日 申請日期:2013年8月28日 優(yōu)先權日:2013年8月28日
【發(fā)明者】鄭晨炎, 馬清杰, 陳采, 龔大衛(wèi) 申請人:中航（重慶）微電子有限公司