一種雙柵溝槽型肖特基器件結構及制造方法
【專利摘要】本發(fā)明提供一種雙柵溝槽型肖特基器件結構及制造方法，所述制造方法至少包括步驟：在低摻雜N型外延層中形成溝槽并在所述溝槽中填充滿絕緣介質材料；刻蝕所述溝槽頂部的絕緣介質材料，形成開口；在所述開口側壁生長第一薄氧化層，所述第一薄氧化層的厚度小于刻蝕后溝槽底部保留的絕緣介質材料的厚度；在所述開口中填滿N型多晶硅，形成雙柵MOS結構。本發(fā)明采用溝槽型雙柵MOS結構作為肖特基器件的漏電保護環(huán)，即采用溝槽底部的絕緣介質材料和第一薄氧化層作為一柵氧化層、側壁的第二薄氧化層作為另一柵氧化層，不同厚度的這兩種柵氧化層，既可以提高擊穿電壓，又有利于縮小溝槽的寬度，降低器件正向導通面積，減小正向導通電壓，從而優(yōu)化器件性能。
【專利說明】一種雙柵溝槽型肖特基器件結構及制造方法
【技術領域】
[0001]本發(fā)明涉及功率器件和微電子制造領域，特別是涉及一種雙柵溝槽型肖特基器件結構及制造方法。
【背景技術】
[0002]功率肖特基器件是一種用于大電流整流的半導體兩端器件，其原理是利用金屬與半導體之間的接觸勢壘進行工作，及當金屬與半導體接觸，電流正、反向流過接觸面時，接觸面電阻值相差好幾個數量級。目前常用的功率肖特基器件是由金屬硅化物和低摻雜N型硅之間的肖特基結來制作，金屬硅化物可以是鉬硅化合物、鈦硅化合物、鎳硅化合物個鉻硅化合物等
[0003]目前應用的結構形式是平面型結構，N型半導體層和上、下金屬電極都是平面接觸，當器件電壓正向偏置時，即上金屬電極為正極，下金屬電極為負極、肖特基接觸面電阻非常小，電流開通；當上金屬電極為負極，下金屬電極為正極，肖特基接觸面電阻增大，電流關斷，但實際上反向電流很難完全關斷，存在較大的漏電流。
[0004]近年來，由于溝槽技術的發(fā)展，各種溝槽型結構被用于制作單元肖特基結構的漏電保護環(huán)，如常采用溝槽型MOS結構等。采用溝槽型MOS結構縮小了傳統采用PN結作為肖特基器件保護環(huán)的面積，當器件所用面積相同時，可以降低器件的正向導通壓降。與傳統MOS溝槽型肖特基器件相比，本發(fā)明有的優(yōu)點是:常用的MOS結構采用單柵結構，柵氧化層在溝槽底部和側壁厚度是同時氧化形成，從器件性能優(yōu)化出發(fā)，要增加擊穿電壓和降低MOS電容，必須增加柵氧化層的厚度；但從工藝上講，使用厚氧化層需要增加溝槽寬度，這就降低了器件正向導通的有效面積，從而會增加正向導通電壓。上述矛盾制約了器件優(yōu)化，本發(fā)明采用雙柵結構，即在溝槽底部和側壁采用不同厚度的柵氧化層需要MOS結構作為高反壓保護環(huán)，可以既滿足提高擊穿電壓和降低器件電容的需要，又有利于器件性能的優(yōu)化。

【發(fā)明內容】

[0005]鑒于以上所述現有技術的缺點，本發(fā)明的目的在于提供一種雙柵溝槽型肖特基器件結構及制造方法，可以有效控制肖特基器件反向漏電的同時，降低器件電容，提高反向擊穿能力。
[0006]為實現上述目的及其他相關目的，本發(fā)明提供一種雙柵溝槽型肖特基器件結構的制造方法，所述制造方法至少包括步驟:
[0007]—種雙柵溝槽型肖特基器件結構的制造方法，其特征在于，所述制造方法至少包括步驟:
[0008]I)提供一高摻雜N型半導體襯底，于所述高摻雜N型半導體襯底上外延低摻雜N型外延層；
[0009]2)刻蝕所述低摻雜N型外延層，形成至少一個溝槽，所述溝槽未穿透低摻雜N型外延層；[0010]3)在所述溝槽內壁生長第一薄氧化層，并在所述溝槽中填充滿絕緣介質材料；
[0011]4)刻蝕所述溝槽頂部的第一薄氧化層和絕緣介質材料，形成一開口，并在形成的開口側壁生長第二薄氧化層，所述第二薄氧化層的厚度小于刻蝕后溝槽底部保留的絕緣介質材料與第一薄氧化層的厚度之和；
[0012]5)在所述開口中填充滿高摻雜的N型多晶硅，形成雙柵MOS結構；
[0013]6 )在所述低摻雜N型外延層表面形成肖特基金屬，所述肖特基金屬與低摻雜N型外延層表面反應形成金屬硅化物；
[0014]7)在所述金屬硅化物上形成正面電極，所述半導體襯底的背面形成背面電極，從而完成雙柵溝槽型肖特基器件結構的基本制造。
[0015]優(yōu)選地，所述溝槽的寬度范圍為0.15?0.8μπι ;所述溝槽的深度范圍為2.5?5.0 μ m0
[0016]優(yōu)選地，所述刻蝕后溝槽底部保留的絕緣介質材料的最大厚度范圍為150?IOOOnm,所述絕緣介質材料為二氧化硅。
[0017]優(yōu)選地，所述第一薄氧化層和第二薄氧化層均采用熱氧化方法制備，生長形成第一薄氧化層的厚度為5?250nm，所述第二薄氧化層厚度范圍為50?200nm。
[0018]優(yōu)選地，采用各向同性刻蝕方法來刻蝕所述溝槽頂部的第一薄氧化層和絕緣介質材料。
[0019]優(yōu)選地，所述雙柵MOS結構是由高摻雜N型多晶硅、第二薄氧化層及低摻雜N型外延層組成的MOS結構和由高摻雜N型多晶硅、溝槽底部絕緣介質材料、第一薄氧化層及低摻雜N型外延層組成的另一 MOS結構構成。
[0020]優(yōu)選地，所述肖特基金屬為T1、Cr、W、Co、Pt、N1、Mo中的一種。
[0021]優(yōu)選地，采用化學氣相沉積方法在所述金屬硅化物上自下而上依次形成由TiN、AlSiCu、T1、TiN、T1、N1、Ag多層金屬膜組成的正面電極。
[0022]優(yōu)選地，形成正面電極后，采用光刻掩膜的方法對正面電極進行選擇性蝕刻，形成正面電極圖形，并在正面淀積保護層介質，再次采用光刻掩膜的方法對保護層介質進行選擇性蝕刻，形成正面引線窗口圖形。
[0023]優(yōu)選地，形成背面電極的步驟為:將半導體襯底的背面減薄后，在半導體襯底的背面自上而下依次淀積由T1、N1、Ag組成的多層金屬膜，加熱合金化后形成背面電極。
[0024]本發(fā)明還提供一種雙柵溝槽型肖特基器件結構，所述雙柵溝槽型肖特基器件結構至少包括:
[0025]高摻雜N型半導體襯底；
[0026]低摻雜N型外延層，外延于所述高摻雜N型半導體襯底表面；
[0027]溝槽，形成于所述N型外延層中；
[0028]第一薄氧化層，位于所述溝槽底部；
[0029]絕緣介質材料，位于所述第一薄氧化層表面；
[0030]開口，形成于溝槽頂部；
[0031]第二薄氧化層，結合于所述開口側壁，所述第二薄氧化層的厚度小于刻蝕后溝槽底部保留的絕緣介質材料與第一薄氧化層的厚度之和；
[0032]高摻雜N型多晶硅，填充于所述開口中；[0033]金屬硅化物，結合于所述N型外延層表面；
[0034]正面電極,淀積于所述金屬娃化物表面；
[0035]背面電極，淀積于所述高摻雜N型半導體襯底的背面。
[0036]優(yōu)選地，所述溝槽的寬度范圍為0.15?0.8μπι ;所述溝槽的深度范圍為2.5?5.0 μ m0
[0037]優(yōu)選地，所述第一薄氧化層的厚度為5?250nm，所述第二薄氧化層厚度范圍為50 ?200nm。
[0038]優(yōu)選地,所述溝槽底部的絕緣介質材料的厚度范圍為150?IOOOnm,所述絕緣介質材料為二氧化硅。
[0039]優(yōu)選地，由高摻雜N型多晶硅、第二薄氧化層及低摻雜N型外延層組成的MOS結構和由高摻雜N型多晶硅、溝槽底部絕緣介質材料、第一薄氧化層及低摻雜N型外延層組成的另一 MOS結構構成雙柵MOS結構。
[0040]優(yōu)選地，正面電極由TiN、AlSiCu、T1、TiN、T1、N1、Ag多層金屬膜構成。
[0041]優(yōu)選地，背面電極是由T1、N1、Ag構成的合金化合物。
[0042]如上所述，本發(fā)明的雙柵溝槽型肖特基器件結構及制造方法，包括步驟:在半導體襯底上的低摻雜N型外延層中形成至少一個溝槽；并在所述溝槽中填充滿絕緣介質材料；刻蝕所述溝槽頂部的絕緣介質材料，形成一開口 ；在所述開口側壁生長第一薄氧化層，所述第一薄氧化層的厚度小于刻蝕后溝槽底部保留的絕緣介質材料的厚度；在所述開口中填充滿高摻雜的N型多晶硅，形成雙柵MOS結構；制作金屬硅化物；制作正面電極、背面電極。本發(fā)明采用溝槽型雙柵MOS結構作為肖特基器件的漏電保護環(huán)，即采用溝槽底部的絕緣介質材料和第一薄氧化層作為一柵氧化層、側壁的第二薄氧化層作為另一柵氧化層，不同厚度的這兩種柵氧化層，既可以提高擊穿電壓，又有利于采用更窄的溝槽結構，從而優(yōu)化器件性倉泛。
【專利附圖】

【附圖說明】
[0043]圖1為本發(fā)明的雙柵溝槽型肖特基器件的制造方法步驟I)所呈現的結構示意圖。
[0044]圖2為本發(fā)明的雙柵溝槽型肖特基器件的制造方法步驟2)所呈現的結構示意圖。
[0045]圖3?圖4為本發(fā)明的雙柵溝槽型肖特基器件的制造方法步驟3)所呈現的結構示意圖。
[0046]圖5?圖6為本發(fā)明的雙柵溝槽型肖特基器件的制造方法步驟4)所呈現的結構示意圖。
[0047]圖7?圖8為本發(fā)明的雙柵溝槽型肖特基器件的制造方法步驟5)所呈現的結構示意圖。
[0048]圖9為本發(fā)明的雙柵溝槽型肖特基器件的制造方法步驟6)所呈現的結構示意圖。
[0049]圖10?圖11為本發(fā)明的雙柵溝槽型肖特基器件的制造方法步驟7)所呈現的結構示意圖。
[0050]元件標號說明
[0051]1高摻雜N型半導體襯底
2低摻雜N型外延層
3溝槽
4第一薄氧化層
5絕緣介質材料
6開口
7第二薄氧化層
8高摻雜N型多晶硅
9金屬硅化物
10正而電極
11背面電極
【具體實施方式】
[0052]以下通過特定的具體實例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭露的內容輕易地了解本發(fā)明的其他優(yōu)點與功效。本發(fā)明還可以通過另外不同的【具體實施方式】加以實施或應用，本說明書中的各項細節(jié)也可以基于不同觀點與應用，在沒有背離本發(fā)明的精神下進行各種修飾或改變。
[0053]請參閱附圖。需要說明的是，本實施例中所提供的圖示僅以示意方式說明本發(fā)明的基本構想，遂圖式中僅顯示與本發(fā)明中有關的組件而非按照實際實施時的組件數目、形狀及尺寸繪制，其實際實施時各組件的型態(tài)、數量及比例可為一種隨意的改變，且其組件布局型態(tài)也可能更為復雜。
[0054]實施例一
[0055]如圖1~圖11所示，本發(fā)明提供一種雙柵溝槽型肖特基器件的制造方法，所述雙柵溝槽型肖特基器件的制造方法至少包括以下步驟:
[0056]如圖1所示，首先進行步驟I )，提供一高摻雜N型半導體襯底I，于所述高摻雜N型半導體襯底I上外延低摻雜N型外延層2 ；
[0057]所述半導體襯底I為磷或砷重摻雜的N型硅襯底。所述高摻雜N型半導體襯底I的摻雜濃度在lE18/cm3以上，其電阻率在0.0lohm.cm以下。所述低摻雜N型外延層2的摻雜濃度范圍為1E14~1E17，所述低摻雜N型外延層2的厚度在2~30μπι之間。本實施例中，所述高摻雜N型半導體襯底I的摻雜濃度為lE21/cm3，所述低摻雜N型外延層2的摻雜濃度為lE15/cm3，低摻雜N型外延層2的厚度為10 μ m。
[0058]如圖2所示，然后進行步驟2)，刻蝕所述低摻雜N型外延層2，形成至少一個溝槽3，所述溝槽3未穿透低摻雜N型外延層2。
[0059]利用掩膜刻蝕的方法在低摻雜N型外延層2制備具有一定寬度和深度的溝槽3。優(yōu)選地，所述溝槽3的寬度范圍為0.15~0.8 μ m，所述溝槽3的深度范圍為2.5~5.0 μ m。本實施例中，所述溝槽3的寬度為0.5 μ m，所述溝槽3的深度為5.0 μ m。[0060]所述溝槽3底部的形狀取決于溝槽的深寬比以及工藝條件等因素，溝槽3的底部形狀可以為圓弧形、平面形或者V形。但是，V形溝槽底部會使器件的性能變得很差，一般溝槽的底部形狀會采用圓弧形或平面形。本實施例中，所述溝槽3底部形狀為圓弧形。
[0061]如圖3?圖4所示，接著進行步驟3)，在所述溝槽3內壁生長第一薄氧化層4，并在所述溝槽4中填充絕緣介質材料5。
[0062]采用熱氧化的方法來制備所述第一薄氧化層4，在干燥氧化氣氛中升溫直接在溝槽3內壁及所述低摻雜N型外延層2表面上氧化形成，生長形成的第一薄氧化層4為二氧化硅。當然，需要去除氧化形成在低摻雜N型外延層2表面上的第一薄氧化層4，僅保留溝槽3內壁的第一薄氧化層4，如圖3所示。其中，去除低摻雜N型外延層2表面上的第一薄氧化層4的方式可以是化學機械拋光，也可以是其他常規(guī)的去除方式，在此不再贅述。
[0063]生長形成所述第一薄氧化層4的厚度為5?250nm,本實施例中，所述第一薄氧化層4的厚度為80nm。
[0064]溝槽3內壁生長第一薄氧化層4之后，在溝槽3中填充絕緣介質材料5，通常采用高密度等離子體沉積方式填充絕緣介質材料5至溝槽3中，當然，也可以采用其他方法，比如低壓化學氣相沉積(LPCVD)或增強等離子體化學氣相沉積(PECVD)等。沉積工藝完成后，所述絕緣介質材料5填充滿溝槽3并覆蓋于所述低摻雜N型外延層2的表面。進一步地，采用化學機械拋光工藝拋除低摻雜N型外延層2表面的絕緣介質材料5直至露出溝槽3頂部，并使所述溝槽3表面平坦化，獲得如圖4所示的結構。之后，對圖4的結構進行熱處理，使填充的絕緣介質材料5更加致密化。所述絕緣介質材料5為二氧化娃。
[0065]如圖5?圖6所示，然后進行步驟4)，刻蝕所述溝槽3頂部的第一薄氧化層4和絕緣介質材料5，形成一開口 6，并在形成的開口 6側壁生長第二薄氧化層7，所述第二薄氧化層7的厚度小于刻蝕后溝槽底部保留的絕緣介質材料5與第一薄氧化層4的厚度之和。
[0066]例如，采用各向同性刻蝕方法來刻蝕所述溝槽3頂部的第一薄氧化層4和絕緣介質材料5，直至完全去除溝槽3頂部的第一薄氧化層4和絕緣介質材料5，露出溝槽3頂部的側壁，從而在溝槽3的頂部形成一開口 6?？涛g完成后，溝槽3底部的絕緣介質材料5會被保留，如圖5所示,保留的絕緣介質材料5的最大厚度的范圍為150?lOOOnm。本實施例中，溝槽3底部保留的絕緣介質材料5的最大厚度為500nm。
[0067]之后采用熱氧化的方法在開口 6的側壁生長形成第二薄氧化層7，如圖6所示。生長形成的第二薄氧化層7為二氧化硅。當然，在低摻雜N型外延層2表面也會氧化形成二
氧化硅。
[0068]所述第二薄氧化層7厚度范圍為50?200nm。本實施例中，所述第二薄氧化層7的厚度為IOOnm。
[0069]本實施例中，刻蝕后溝槽底部保留的絕緣介質材料5與第一薄氧化層4的厚度之和為500+80=580nm，所述第二薄氧化層7的厚度小于刻蝕后溝槽底部保留的絕緣介質材料5與第一薄氧化層4的厚度之和。
[0070]如圖7?圖8所示，接著進行步驟5)，在所述開口 6中填充滿高摻雜的N型多晶硅8，形成雙柵MOS結構。
[0071]在開口 6中填充高摻雜的N型多晶硅8，通常采用低壓化學氣相沉積(LPCVD)方法。沉積工藝完成后，所述高摻雜N型多晶硅8填充滿開口 6并覆蓋于所述第二薄氧化層7的表面，如圖7所示。蝕刻去除低摻雜N型外延層2表面多余的第二薄氧化層7和高摻雜的N型多晶硅8，獲得如圖8所示的結構，并對低摻雜N型外延層2表面進行清洗并烘干。
[0072]所述高摻雜N型多晶硅8的摻雜濃度范圍為1E19?lE21/cm3。本實施例中，所述高摻雜N型多晶硅8的摻雜濃度范圍為lE20/cm3。
[0073]所述開口 6中填充高摻雜N型多晶硅8后，形成雙柵MOS結構。所述雙柵MOS結構是由高摻雜N型多晶硅8、第二薄氧化層7及低摻雜N型外延層2組成的MOS結構和由高摻雜N型多晶硅8、溝槽3底部絕緣介質材料5、第一薄氧化層4及低摻雜N型外延層2組成的另一 MOS結構構成。其中，第二薄氧化層7是作為側壁柵氧化層，溝槽3底部絕緣介質材料5和第一薄氧化層4 一起是作為底部柵氧化層。側壁柵氧化層的厚度小于底部柵氧化層的厚度。
[0074]采用兩種不同厚度的柵氧化層形成溝槽型雙柵MOS結構作為漏電保護環(huán)，一方面，可以提高擊穿電壓和降低器件電容，另一方面，有利于縮小溝槽的寬度，降低器件正向導通面積，減小正向導通電壓，從而優(yōu)化器件性能。
[0075]如圖9所示，接著進行步驟6)，在所述低摻雜N型外延層2表面形成肖特基金屬，所述肖特基金屬與低摻雜N型外延層2表面反應形成金屬硅化物9。
[0076]采用磁控濺射的方法在所述低摻雜N型外延層2表面形成一定厚度的肖特基金屬。當然，本發(fā)明并不限于采用磁控濺射的方式，也可以采用其他適合的金屬淀積工藝。
[0077]所述肖特基金屬為T1、Cr、W、Co、Pt、N1、Mo中的一種。本實施例中，肖特基金屬采用Ti金屬。形成肖特基金屬之后，采用快速熱處理或爐退火等方法使肖特基金屬與低摻雜N型外延層表面反應形成金屬硅化物9，本實施例中，肖特基金屬與低摻雜N型外延層2表面反應形成鈦硅化物。
[0078]如圖10?圖11所示，最后進行步驟7)，在所述金屬硅化物9上形成正面電極10，所述半導體襯底I的背面形成背面電極11，從而完成雙柵溝槽型肖特基器件結構的基本制造。
[0079]所述正面電極10由多層金屬膜組成，本實施例中，采用化學氣相沉積方法在所述金屬硅化物上自下而上依次形成由TiN、AlSiCu、T1、TiN、T1、N1、Ag多層金屬膜。其中，AlSiCu也可以由Al或者AlSi替代。
[0080]形成正面電極10后，采用光刻掩膜的方法對正面電極進行選擇性蝕刻，形成正面電極圖形，并在正面淀積保護層介質，再次采用光刻掩膜的方法對保護層介質進行選擇性蝕刻，形成正面引線窗口圖形，此步驟未予以圖示，為常規(guī)工藝，本領域技術人員應該理解。
[0081]形成背面電極11的步驟為:將半導體襯底的背面減薄后，在半導體襯底的背面自上而下依次淀積由T1、N1、Ag組成的多層金屬膜，加熱合金化后形成背面電極11。
[0082]實施例二
[0083]本發(fā)明還提供一種雙柵溝槽型肖特基器件結構，該肖特基器件結構由實施例一提供的制造方法所制造，如圖11所示，所述雙柵溝槽型肖特基器件結構包括:
[0084]高摻雜N型半導體襯底I ;
[0085]低摻雜N型外延層2，外延于所述高摻雜N型半導體襯底I表面；
[0086]溝槽3，形成于所述N型外延層2中；
[0087]第一薄氧化層4，位于所述溝槽3底部；[0088]絕緣介質材料5，位于溝槽3底部的所述第一薄氧化層4表面；
[0089]開口 6，形成于溝槽3頂部；
[0090]第二薄氧化層7，結合于所述開口 6側壁，所述第二薄氧化層7的厚度小于溝槽底部的絕緣介質材料5與第一薄氧化層4的厚度之和；
[0091]高摻雜N型多晶硅8，填充于所述開口 6中；
[0092]金屬硅化物9，結合于所述N型外延層2表面；
[0093]正面電極10，淀積于所述金屬硅化物9表面；
[0094]背面電極11，淀積于所述高摻雜N型半導體襯底I的背面。
[0095]所述半導體襯底I為磷或砷重摻雜的N型硅襯底。所述高摻雜N型半導體襯底I的摻雜濃度在lE18/cm3以上，其電阻率在0.0lohm.cm以下。所述低摻雜N型外延層2的摻雜濃度范圍為1E14?1E17，所述低摻雜N型外延層2的厚度在2?30μπι之間。本實施例中，所述高摻雜N型半導體襯底I的摻雜濃度為lE20/cm3，所述低摻雜N型外延層2的摻雜濃度為lE15/cm3，低摻雜N型外延層2的厚度為10 μ m。
[0096]優(yōu)選地，所述溝槽3的寬度范圍為0.15?0.8 μ m，所述溝槽3的深度范圍為2.5?
5.0 μ m。本實施例中，所述溝槽3的寬度為0.5 μ m，所述溝槽3的深度為5.0 μ m。
[0097]生長形成的第一薄氧化層4為二氧化硅，所述第一薄氧化層4的厚度為5?250nm，本實施例中，所述第一薄氧化層4的厚度為80nm。
[0098]溝槽3底部所述第一薄氧化層4上的絕緣介質材料5的最大厚度范圍為150?IOOOnm0本實施例中，絕緣介質材料5的最大厚度為500nm。所述絕緣介質材料5為二氧化硅。
[0099]生長在開口 6側壁上的第二薄氧化層7為二氧化硅。所述第二薄氧化層7厚度范圍為50?200nm。本實施例中，所述第二薄氧化層7的厚度為lOOnm。
[0100]本實施例中，溝槽3底部的絕緣介質材料5與第一薄氧化層4的厚度之和為500+80=580nm，所述第二薄氧化層7的厚度小于溝槽3底部絕緣介質材料5與第一薄氧化層4的厚度之和。
[0101]所述高摻雜N型多晶硅8填充于開口 6中，所述高摻雜N型多晶硅8的摻雜濃度范圍為1E19?lE21/cm3。本實施例中，所述高摻雜N型多晶硅8的摻雜濃度范圍為1E20/
3
cm ο
[0102]所述開口 6中填充高摻雜N型多晶硅8后，形成雙柵MOS結構。所述雙柵MOS結構是由高摻雜N型多晶硅8、第二薄氧化層7及低摻雜N型外延層2組成的MOS結構和由高摻雜N型多晶硅8、溝槽3底部絕緣介質材料5、第一薄氧化層4及低摻雜N型外延層2組成的另一 MOS結構構成。其中，第二薄氧化層7是作為側壁柵氧化層，溝槽3底部絕緣介質材料5和第一薄氧化層4 一起是作為底部柵氧化層。側壁柵氧化層的厚度小于底部柵氧化層的厚度。采用兩種不同厚度的柵氧化層形成溝槽型雙柵MOS結構作為漏電保護環(huán)，一方面，可以提高擊穿電壓和降低器件電容，另一方面，有利于縮小溝槽的寬度，降低器件正向導通面積，減小正向導通電壓，從而優(yōu)化器件性能。
[0103]所述金屬硅化物9可以是鈦硅化物、鉻硅化物、鎢硅化物、鉬硅化物或鎳硅化物中的一種。本實施例中，所述金屬硅化物9為鈦硅化物。
[0104]所述正面電極10由多層金屬膜組成，本實施例中，所述正面電極10自下而上依次由TiN、AlSiCu、T1、TiN、T1、N1、Ag多層金屬膜。其中，AlSiCu也可以由Al或者AlSi替代。
[0105]所述背面電極11位于高摻雜N型半導體襯底I的背面，是由T1、N1、Ag組成的合金化合物。
[0106]另外，還可以在器件外圍區(qū)域淀積二氧化硅層，正面的多層金屬膜從肖特基器件區(qū)域延伸并部分覆蓋該二氧化硅區(qū)域，形成高壓保護環(huán)，進一步提高擊穿電壓。
[0107]綜上所述，本發(fā)明提供一種雙柵溝槽型肖特基器件結構及制造方法，包括步驟:在半導體襯底上的低摻雜N型外延層中形成至少一個溝槽；并在所述溝槽中填充滿絕緣介質材料；刻蝕所述溝槽頂部的絕緣介質材料，形成一開口 ；在所述開口側壁生長第一薄氧化層，所述第一薄氧化層的厚度小于刻蝕后溝槽底部保留的絕緣介質材料的厚度；在所述開口中填充滿高摻雜的N型多晶硅，形成雙柵MOS結構；制作金屬硅化物；制作正面電極、背面電極。本發(fā)明采用溝槽型雙柵MOS結構作為肖特基器件的漏電保護環(huán)，即采用溝槽底部的絕緣介質材料和第一薄氧化層作為一柵氧化層、側壁的第二薄氧化層作為另一柵氧化層，不同厚度的這兩種柵氧化層，既可以提高擊穿電壓，又有利于縮小溝槽的寬度，降低器件正向導通面積，減小正向導通電壓，從而優(yōu)化器件性能。
[0108]所以，本發(fā)明有效克服了現有技術中的種種缺點而具高度產業(yè)利用價值。
[0109]上述實施例僅例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術的人士皆可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修飾或改變。因此，舉凡所屬【技術領域】中具有通常知識者在未脫離本發(fā)明所揭示的精神與技術思想下所完成的一切等效修飾或改變，仍應由本發(fā)明的權利要求所涵蓋。
【權利要求】
1.一種雙柵溝槽型肖特基器件結構的制造方法，其特征在于，所述制造方法至少包括步驟: 1)提供一高摻雜N型半導體襯底，于所述高摻雜N型半導體襯底上外延低摻雜N型外延層; 2)刻蝕所述低摻雜N型外延層，形成至少一個溝槽，所述溝槽未穿透低摻雜N型外延層； 3)在所述溝槽內壁生長第一薄氧化層，并在所述溝槽中填充滿絕緣介質材料； 4)刻蝕所述溝槽頂部的第一薄氧化層和絕緣介質材料，形成一開口，并在形成的開口側壁生長第二薄氧化層，所述第二薄氧化層的厚度小于刻蝕后溝槽底部保留的絕緣介質材料與第一薄氧化層的厚度之和； 5)在所述開口中填充滿高摻雜的N型多晶硅，形成雙柵MOS結構； 6)在所述低摻雜N型外延層表面形成肖特基金屬，所述肖特基金屬與低摻雜N型外延層表面反應形成金屬娃化物； 7)在所述金屬硅化物上形成正面電極，所述半導體襯底的背面形成背面電極，從而完成雙柵溝槽型肖特基器件結構的基本制造。
2.根據權利要求1所 述的雙柵溝槽型肖特基器件結構的制造方法，其特征在于:所述溝槽的寬度范圍為0.15~0.8 μ m ;所述溝槽的深度范圍為2.5~5.0 μ m。
3.根據權利要求1所述的雙柵溝槽型肖特基器件結構的制造方法，其特征在于:所述刻蝕后溝槽底部保留的絕緣介質材料的最大厚度范圍為150~lOOOnm，所述絕緣介質材料為二氧化硅。
4.根據權利要求1所述的雙柵溝槽型肖特基器件結構的制造方法，其特征在于:所述第一薄氧化層和第二薄氧化層均采用熱氧化方法制備，生長形成第一薄氧化層的厚度為5~250nm,所述第二薄氧化層厚度范圍為50~200nm。
5.根據權利要求1所述的雙柵溝槽型肖特基器件結構的制造方法，其特征在于:采用各向同性刻蝕方法刻蝕所述溝槽頂部的第一薄氧化層和絕緣介質材料。
6.根據權利要求1所述的雙柵溝槽型肖特基器件結構的制造方法，其特征在于:所述雙柵MOS結構是由高摻雜N型多晶硅、第二薄氧化層及低摻雜N型外延層組成的MOS結構和由高摻雜N型多晶硅、溝槽底部絕緣介質材料、第一薄氧化層及低摻雜N型外延層組成的另一 MOS結構構成。
7.根據權利要求1所述的雙柵溝槽型肖特基器件結構的制造方法，其特征在于:所述肖特基金屬為T1、Cr、W、Co、Pt、N1、Mo中的一種。
8.根據權利要求1所述的雙柵溝槽型肖特基器件結構的制造方法，其特征在于:采用氣相沉積方法在所述金屬硅化物上自下而上依次形成由TiN、AlSiCu、T1、TiN、T1、N1、Ag多層金屬膜組成的正面電極。
9.根據權利要求1或8所述的雙柵溝槽型肖特基器件結構的制造方法，其特征在于:形成正面電極后，采用光刻掩膜的方法對正面電極進行選擇性蝕刻，形成正面電極圖形，并在正面淀積保護層介質，再次采用光刻掩膜的方法對保護層介質進行選擇性蝕刻，形成正面引線窗口圖形。
10.根據權利要求1所述的雙柵溝槽型肖特基器件結構的制造方法，其特征在于:形成背面電極的步驟為:將半導體襯底的背面減薄后，在半導體襯底的背面自上而下依次淀積由T1、N1、Ag組成的多層金屬膜，加熱合金化后形成背面電極。
11.一種雙柵溝槽型肖特基器件結構，其特征在于，所述雙柵溝槽型肖特基器件結構至少包括: 高摻雜N型半導體襯底； 低摻雜N型外延層,外延于所述高摻雜N型半導體襯底表面； 溝槽，形成于所述N型外延層中； 第一薄氧化層，位于所述溝槽底部； 絕緣介質材料，位于所述第一薄氧化層表面； 開口，形成于溝槽頂部； 第二薄氧化層，結合于所述開口側壁，所述第二薄氧化層的厚度小于刻蝕后溝槽底部保留的絕緣介質材料與第一薄氧化層的厚度之和； 高摻雜N型多晶硅，填充于所述開口中； 金屬硅化物，結合于所述N型外延層表面； 正面電極，淀積于所述金屬娃化物表面； 背面電極，淀積于所述高摻雜N型半導體襯底的背面。.
12.根據權利要求11所述的雙柵溝槽型肖特基器件結構，其特征在于:所述溝槽的寬度范圍為0.15~0.8 μ m ;所述溝槽的深度范圍為2.5~5.0 μ m。
13.根據權利要求11所述的雙柵溝槽型肖特基器件結構，其特征在于:所述第一薄氧化層的厚度為5~250nm，所述第二薄氧化層厚度范圍為50~200nm。
14.根據權利要求11所述的雙柵溝槽型肖特基器件結構，其特征在于:所述溝槽底部的絕緣介質材料的厚度范圍為150~lOOOnm，所述絕緣介質材料為二氧化硅。
15.根據權利要求11所述的雙柵溝槽型肖特基器件結構，其特征在于:由高摻雜N型多晶硅、第二薄氧化層及低摻雜N型外延層組成的MOS結構和由高摻雜N型多晶硅、溝槽底部絕緣介質材料、第一薄氧化層及低摻雜N型外延層組成的另一 MOS結構構成雙柵MOS結構。
16.根據權利要求11所述的雙柵溝槽型肖特基器件結構，其特征在于:正面電極由TiN、AlSiCu、T1、TiN、T1、N1、Ag 多層金屬膜構成。
17.根據權利要求11所述的雙柵溝槽型肖特基器件結構，其特征在于:背面電極是由T1、N1、Ag構成的合金化合物。
【文檔編號】H01L29/872GK103474347SQ201310382398
【公開日】2013年12月25日 申請日期:2013年8月28日 優(yōu)先權日:2013年8月28日
【發(fā)明者】鄭晨炎, 馬清杰, 陳采, 龔大衛(wèi) 申請人:中航（重慶）微電子有限公司