本發(fā)明涉及半導(dǎo)體器件制造領(lǐng)域，特別涉及一種半導(dǎo)體襯底的防漏電方法。

背景技術(shù)：

對(duì)于低壓低電容半導(dǎo)體功率器件，硅材料要求在高濃度參雜的襯底上生長幾十微米厚的低濃度外延層。在tvs二極管(transientvoltagesuppressor，瞬態(tài)抑制二極管)制造工藝中，p+高濃度襯底加高阻低電容n型外延層是比較常用的規(guī)格，在此基礎(chǔ)上通過n型埋層注入，第二次n型高阻低電容外延層生長和n阱p阱等離子注入形成tvs器件。

如圖1所示，d1和d2為對(duì)稱的n/p二極管，中間通過深槽進(jìn)行隔離。在普通工藝中，高濃度的p型硅襯底一般通過cz(czochralski，柴可斯基)方法制備，氧與碳等中性雜質(zhì)會(huì)不可避免地長到硅片內(nèi)。這些間隙氧雜質(zhì)會(huì)帶來硅襯底的缺陷和位錯(cuò)。如果直接進(jìn)行n型外延層的生長，界面附件的缺陷和位錯(cuò)將導(dǎo)致pn結(jié)漏電失去二極管的特性。d1和d2在低偏壓時(shí)就出現(xiàn)非常大的漏電。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明要解決的技術(shù)問題是為了克服現(xiàn)有技術(shù)中制造半導(dǎo)體器件時(shí)pn結(jié)漏電導(dǎo)致二極管失去特性的缺陷，提供一種半導(dǎo)體襯底的防漏電方法。

本發(fā)明是通過下述技術(shù)方案來解決上述技術(shù)問題：

一種半導(dǎo)體襯底的防漏電方法，其特點(diǎn)在于，所述防漏電方法包括以下步驟：

s1、對(duì)p+型襯底進(jìn)行脫氧處理；

s2、對(duì)經(jīng)過脫氧處理的p+型襯底進(jìn)行硅成核處理；

s3、在經(jīng)過硅成核處理的p+型襯底上生長n型外延層來形成pn結(jié)。

較佳地，在步驟s1中，對(duì)p+型襯底在1100℃～1300℃的溫度范圍中進(jìn)行脫氧處理。

較佳地，在步驟s2中，對(duì)p+型襯底在950℃～1100℃的溫度范圍中進(jìn)行硅成核處理。

較佳地，在步驟s3中，在950℃～1100℃的溫度范圍下，在p+型襯底上生長n型外延層來形成pn結(jié)。

較佳地，從對(duì)p+型襯底進(jìn)行脫氧處理到形成pn結(jié)的總處理時(shí)間范圍為80分鐘～100分鐘。

較佳地，在步驟s3中，經(jīng)過硅成核處理后在p+型襯底上形成無缺陷硅表面區(qū)，在所述無缺陷硅表面區(qū)上生長n型外延層來形成pn結(jié)。

較佳地，所述p+型襯底的厚度范圍為650μm～750μm，所述無缺陷硅表面區(qū)的厚度范圍為15μm～25μm。

較佳地，在步驟s3中，所述pn結(jié)用于制造tvs二極管。

在符合本領(lǐng)域常識(shí)的基礎(chǔ)上，上述各優(yōu)選條件，可任意組合，即得本發(fā)明各較佳實(shí)例。

本發(fā)明的積極進(jìn)步效果在于：

本發(fā)明提供的半導(dǎo)體襯底的防漏電方法通過有效地降低p+型襯底的缺陷來解決了pn結(jié)漏電的問題，從而使pn結(jié)正常工作，防止二極管失去特性，滿足了半導(dǎo)體器件的工作要求。

附圖說明

圖1為現(xiàn)有技術(shù)中n/p二極管的結(jié)構(gòu)示意圖。

圖2為本發(fā)明較佳實(shí)施例的半導(dǎo)體襯底的防漏電方法的流程圖。

具體實(shí)施方式

下面通過實(shí)施例的方式進(jìn)一步說明本發(fā)明，但并不因此將本發(fā)明限制在所述的實(shí)施例范圍之中。

如圖2所示，本實(shí)施例提供的半導(dǎo)體襯底的防漏電方法運(yùn)用于制造tvs二極管，適用于在高濃度p+型襯底上生長n型外延層時(shí)。

具體的，所述防漏電方法包括以下步驟：

步驟101、對(duì)p+型襯底進(jìn)行脫氧處理。

在本步驟中，對(duì)p+型襯底進(jìn)行快速且高密度的脫氧處理，即denuding處理。進(jìn)行脫氧處理時(shí)，處理溫度保持在1100℃～1300℃的范圍中，在本實(shí)施例中，優(yōu)選地選取1200℃的處理溫度。通過脫氧處理吸取氧雜質(zhì)后進(jìn)行氧沉淀。

步驟102、對(duì)經(jīng)過脫氧處理的p+型襯底進(jìn)行硅成核處理。

在本步驟中，對(duì)經(jīng)過脫氧處理的p+型襯底進(jìn)行硅成核處理。進(jìn)行硅成核處理時(shí)，處理溫度保持在950℃～1100℃的范圍中，在本實(shí)施例中，優(yōu)選地選取1000℃的處理溫度。

步驟103、經(jīng)過硅成核處理后在p+型襯底上形成無缺陷硅表面區(qū)，在無缺陷硅表面區(qū)上生長n型外延層來形成pn結(jié)。

在本步驟中，經(jīng)過硅成核處理后在p+型襯底上形成高質(zhì)量且長壽命的無缺陷硅表面區(qū)，一般所述p+型襯底的厚度范圍為650μm～750μm，形成的所述無缺陷硅表面區(qū)的厚度范圍為15μm～25μm，在本實(shí)施例中，所述p+型襯底的厚度為750μm，所述無缺陷硅表面區(qū)的厚度為20μm。

在本步驟中，所述無缺陷硅表面區(qū)可保證后續(xù)生長n型外延層來形成良好的pn結(jié)，形成的pn結(jié)用于制造tvs二極管。

在本實(shí)施例中，從對(duì)p+型襯底進(jìn)行脫氧處理到形成pn結(jié)的總處理時(shí)間不宜過短，因此盡量保證在80分鐘～100分鐘的范圍內(nèi)，優(yōu)選為90分鐘的總處理時(shí)間。

表1數(shù)據(jù)為圖1中示出的d1的漏電fullmap數(shù)據(jù)(表征硅片漏電測試數(shù)據(jù)，1e+00以上的數(shù)據(jù)表示漏電)。

表1：d1(na)

表2數(shù)據(jù)為圖1中示出的d2的漏電fullmap數(shù)據(jù)。

表2：d2(na)

由上述表1及表2中可見，多處部分均存在明顯的漏電缺陷。

但是，經(jīng)過本實(shí)施例提供的半導(dǎo)體襯底的防漏電方法進(jìn)行處理后，再測試d1及d2的漏電fullmap數(shù)據(jù)。

表3數(shù)據(jù)為經(jīng)過所述防漏電方法來處理后的d1的漏電fullmap數(shù)據(jù)。

表3：d1(na)

表4數(shù)據(jù)為經(jīng)過所述防漏電方法來處理后的d2的漏電fullmap數(shù)據(jù)。

表4：d2(na)

由上述表3及表4中可見，漏電缺陷明顯得到改善，測試數(shù)據(jù)無缺陷。

本實(shí)施例提供的半導(dǎo)體襯底的防漏電方法通過有效地降低p+型襯底的缺陷來解決了pn結(jié)漏電的問題，從而使pn結(jié)正常工作，防止二極管失去特性，滿足了半導(dǎo)體器件的工作要求。

雖然以上描述了本發(fā)明的具體實(shí)施方式，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，這僅是舉例說明，本發(fā)明的保護(hù)范圍是由所附權(quán)利要求書限定的。本領(lǐng)域的技術(shù)人員在不背離本發(fā)明的原理和實(shí)質(zhì)的前提下，可以對(duì)這些實(shí)施方式做出多種變更或修改，但這些變更和修改均落入本發(fā)明的保護(hù)范圍。