具有突變隧穿結(jié)的fd-goi隧穿場效應(yīng)晶體管及制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體集成電路技術(shù)領(lǐng)域，尤其涉及一種具有突變隧穿結(jié)的FD-G0I隧穿場效應(yīng)晶體管及制備方法。
【背景技術(shù)】
[0002]集成電路(Integrated Circuit,簡稱1C)技術(shù)遵循“Moore定律”的發(fā)展進(jìn)入了納米尺度，來自短溝道效應(yīng)、寄生效應(yīng)以及量子隧穿等問題的挑戰(zhàn)使得傳統(tǒng)的微電子器件技術(shù)越來越難以滿足1C技術(shù)持續(xù)發(fā)展的要求，特別是日益嚴(yán)重的功耗問題，已經(jīng)成為延續(xù)“Moore定律”的最大瓶頸。
[0003]隧穿場效應(yīng)晶體管(TunnelingField Effect Transistor,簡稱 TFET)米用帶帶隧穿物理機(jī)制，使其亞閾擺幅不受傳統(tǒng)M0SFET亞閾擺幅極限值KT/q的限制，并且具有關(guān)態(tài)電流小，頻率特性好以及靜態(tài)功耗低等優(yōu)勢，被認(rèn)為是延續(xù)“Moore定律”的重要途徑。
[0004]但是，目前硅基TFET面臨著驅(qū)動電流小以及亞閾值斜率相對于理論值退化的問題，使其應(yīng)用受到了限制。因此，提高其驅(qū)動電流及獲得超低的亞閾值斜率成為硅基TFET亟待解決的問題。

【發(fā)明內(nèi)容】

[0005]為了克服現(xiàn)有硅基TFET器件驅(qū)動電流小以及亞閾值斜率相對于理論值退化的問題，本發(fā)明提出一種具有突變隧穿結(jié)的FD-G0I隧穿場效應(yīng)晶體管及制備方法。該器件可有效提高器件的驅(qū)動電流以及降低亞閾斜率，同時(shí)能有效的抑制雙向?qū)ㄌ匦浴?br>[0006]本發(fā)明提出的一種具有突變隧穿結(jié)的FD-GOI TFET其結(jié)構(gòu)如圖3所示。該TFET器件與傳統(tǒng)TFET器件結(jié)構(gòu)的主要區(qū)別是其襯底材料為G0I。G0I襯底結(jié)合了 Ge材料和SOI材料的雙重特點(diǎn)，所形成的TFET器件具有隧穿幾率高，載流子迀移率高、寄生電容低、耐輻射效應(yīng)強(qiáng)及簡化器件隔離等特點(diǎn)。
[0007]具體地，本發(fā)明實(shí)施例提出的一種具有突變隧穿結(jié)的FD-G0I隧穿場效應(yīng)晶體管的制備方法，包括步驟:
步驟(a)、選取FD-G0I襯底；
步驟(b)、在所述FD-G0I襯底上采用刻蝕工藝形成淺溝槽隔離；
步驟(c)、在所述FD-G0I襯底上光刻形成漏區(qū)圖形，采用帶膠離子注入工藝形成漏區(qū)；步驟(d)、在所述FD-G0I襯底上光刻形成源區(qū)圖形，采用干法刻蝕工藝形成源區(qū)溝槽；步驟(e)、在所述源區(qū)溝槽內(nèi)淀積鍺材料，并同時(shí)進(jìn)行原位摻雜，形成摻雜濃度高于所述漏區(qū)的源區(qū)；
步驟(f)、在所述FD-G0I襯底的頂層鍺表面形成柵界面層、柵介質(zhì)層和前柵極層，刻蝕形成前柵；在所述FD-G0I襯底的底層硅表面形成背柵極層，刻蝕形成背柵；以及
步驟(g)、光刻引線窗口，淀積金屬，光刻引線，形成所述源區(qū)、所述漏區(qū)、所述前柵、所述背柵的金屬引線，最終形成所述具有突變隧穿結(jié)的FD-G0I隧穿場效應(yīng)晶體管。
[0008]在本發(fā)明的一個(gè)實(shí)施例中，步驟(c)包括:
(cl)利用光刻工藝在所述FD-GOI襯底上光刻形成所述漏區(qū)圖形；
(c2)在所述FD-GOI襯底上表面采用帶膠離子注入工藝注入離子以形成所述漏區(qū)； (c3)去除光刻膠。
[0009]在本發(fā)明的一實(shí)施例中，步驟(c)之后，還包括:
(X)利用退火工藝激活所述漏區(qū)中的雜質(zhì)。
[0010]在本發(fā)明的一實(shí)施例中，步驟(d)包括:
(dl)在所述FD-GOI襯底上表面形成保護(hù)層；
(d2)利用光刻工藝在所述保護(hù)層上形成隔離區(qū)圖形；
(d3)利用干法刻蝕工藝刻蝕所述保護(hù)層及所述FD-GOI襯底以形成所述源區(qū)溝槽。
[0011 ] 在本發(fā)明的一實(shí)施例中，步驟(e)包括:
(el)對所述源區(qū)溝槽進(jìn)行平整化處理；
(e2)在所述源區(qū)溝槽內(nèi)在選擇性外延生長所述鍺材料，同時(shí)通入摻雜氣體對所述鍺材料進(jìn)行原位摻雜，以形成所述源區(qū)；
(e3)利用CMP工藝對所述FD-G0I襯底上表面進(jìn)行平整化處理。
[0012]在本發(fā)明的一實(shí)施例中，步驟(e2)包括:利用CVD工藝，在300°C ~600°C的溫度，利用選擇性單晶鍺外延生長方法進(jìn)行選擇性外延生長鍺材料，同時(shí)通入摻雜氣體對所述鍺材料進(jìn)行原位摻雜，以實(shí)現(xiàn)摻雜元素的原位激活，形成所述源區(qū)。
[0013]在本發(fā)明的一實(shí)施例中，步驟(f)包括:
(fl)用PH3、NH3對所述FD-GOI襯底的頂層鍺表面進(jìn)行鈍化處理形成所述柵界面層； (f2)在所述柵界面層表面生長淀積高K材料層，作為所述柵介質(zhì)層；
(f3)在所述柵介質(zhì)層表面生長多晶硅材料層，作為所述前柵極層；
(f4)利用干法刻蝕工藝刻蝕所述柵界面層、柵介質(zhì)層和所述前柵極層形成所述前柵； (f5)在所述FD-G0I襯底的底層硅表面淀積金屬層，作為所述背柵極層；
(f6)利用干法刻蝕工藝刻蝕所述背柵極層形成所述背柵。
[0014]在本發(fā)明的一實(shí)施例中，步驟(f)包括:
(fl)在所述FD-G0I襯底的頂層鍺表面生長厚度為1?2nm的氧化物作為所述柵界面層；
(f2)在所述柵界面層表面生長淀積高K材料層，作為所述柵介質(zhì)層；
(f3)在所述柵介質(zhì)層表面生長多晶硅材料層，作為所述前柵極層；
(f4)利用干法刻蝕工藝刻蝕所述柵界面層、柵介質(zhì)層和所述前柵極層形成所述前柵； (f5)在所述FD-G0I襯底底層硅表面淀積金屬層，作為所述背柵極層；
(f6)利用干法刻蝕工藝刻蝕所述背柵極層形成所述背柵。
[0015]此外，本發(fā)明另一實(shí)施例提出的一種具有突變隧穿結(jié)的FD-G0I隧穿場效應(yīng)晶體管，由上述實(shí)施例的具有突變隧穿結(jié)的FD-G0I隧穿場效應(yīng)晶體管的制備方法制得。
[0016]本發(fā)明采用G0I襯底形成的TFET器件，結(jié)合了 Ge材料和S0I材料的雙重特點(diǎn)，具有隧穿幾率高，載流子迀移率高、寄生電容低、耐輻射效應(yīng)強(qiáng)及簡化器件隔離等特點(diǎn)；在漏區(qū)通過帶膠離子注入工藝制備，充分利用了雜質(zhì)在鍺材料中擴(kuò)散較快的特性，有助于形成緩變摻雜濃度梯度的本征區(qū)/漏區(qū)結(jié)，可有效抑制隧穿場效應(yīng)晶體管中的雙極效應(yīng)；源區(qū)通過刻蝕溝槽并選擇性外延淀積填充的工藝制備，能夠精確限定的隧穿結(jié)面積，同時(shí)采用原位摻雜，解決了難以在Ge中形成激活的重?fù)诫s源區(qū)的缺陷，且有助于形成陡峭摻雜濃度梯度的隧穿結(jié)和摻雜均勻的源區(qū)，可有效的提高器件驅(qū)動電流及降低亞閾斜率；
由上可知，本發(fā)明實(shí)施例制備的具有突變隧穿結(jié)的FD-GOI隧穿場效應(yīng)晶體管，采用G0I襯底形成的TFET器件，結(jié)合了 Ge材料和SOI材料的雙重特點(diǎn)，具有隧穿幾率高，載流子迀移率高、寄生電容低、耐輻射效應(yīng)強(qiáng)及簡化器件隔離等特點(diǎn)；其漏區(qū)通過帶膠離子注入工藝制備，該工藝充分利用了雜質(zhì)在鍺材料中擴(kuò)散較快的特性，有助于形成緩變摻雜濃度梯度的本征區(qū)/漏區(qū)結(jié)，可有效抑制隧穿場效應(yīng)晶體管中的雙極效應(yīng)；其源區(qū)通過刻蝕溝槽并用選擇性外延淀積填充的工藝制備，該工藝能夠提供精確限定的隧穿結(jié)面積，同時(shí)采用原位摻雜，解決了難以在Ge中形成激活的重?fù)诫s源區(qū)的缺陷，且有助于形成具有陡峭摻雜濃度梯度的隧穿結(jié)和摻雜均勻的源區(qū)，可有效的提高器件驅(qū)動電流以及降低亞閾斜率。另外，本發(fā)明制備的具有突變隧穿結(jié)的FD-G0I隧穿場效應(yīng)晶體管采用FD-G0I襯底、雙柵結(jié)構(gòu)，高K柵介質(zhì)層、限定的源區(qū)和漏區(qū)摻雜等方法，可進(jìn)一步提高器件的性能，有望在低功耗領(lǐng)域得到采用，有較高的實(shí)用價(jià)值。
[0017]通過以下參考附圖的詳細(xì)說明，本發(fā)明的其它方面和特征變得明顯。但是應(yīng)當(dāng)知道，該附圖僅僅為解釋的目的設(shè)計(jì)，而不是作為本發(fā)明的范圍的限定，這是因?yàn)槠鋺?yīng)當(dāng)參考附加的權(quán)利要求。還應(yīng)當(dāng)知道，除非另外指出，不必要依比例繪制附圖，它們僅僅力圖概念地說明此處描述的結(jié)構(gòu)和流程。
【附圖說明】
[0018]下面將結(jié)合附圖，對本發(fā)明的【具體實(shí)施方式】進(jìn)行詳細(xì)的說明。
[0019]圖1為本發(fā)明實(shí)施例的一種具有突變隧穿結(jié)的FD-G0I隧穿場效應(yīng)晶體管的制備方法流程圖；
圖2a-圖2h為本發(fā)明實(shí)施例的一種具有突變隧穿結(jié)的FD-G0I隧穿場效應(yīng)晶體管的制備方法示意圖；
圖3為本發(fā)明實(shí)施例的一種具有突變隧穿結(jié)的FD-G0I隧穿場效應(yīng)晶體管的制備方法流程示意圖；以及
圖4為本發(fā)明實(shí)施例的一種具有突變隧穿結(jié)的FD-G0I隧穿場效應(yīng)晶體管的器件結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0020]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明。