納米線結(jié)構(gòu)的制造
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路以及制造集成電路的方法，尤其涉及有助于制造納米線結(jié)構(gòu)，例如一個(gè)或多個(gè)納米線場(chǎng)效應(yīng)晶體管(field effect transistor ；FET)結(jié)構(gòu)的方法。
【背景技術(shù)】
[0002]互補(bǔ)金屬氧化物半導(dǎo)體(complementarymetal oxide semiconductor ；CM0S)技術(shù)是用于超大規(guī)模集成(ultra-large scale integrated ；ULSI)電路的主要技術(shù)。過(guò)去幾十年里，CMOS晶體管例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的尺寸縮小已成為微電子行業(yè)的主焦點(diǎn)。隨著晶體管變得更小，必須縮小晶體管的襯底厚度(或者反型溝道下方的耗盡層的厚度)，以獲得優(yōu)越的短溝道性能。
[0003]實(shí)際上，柵極及溝道的幾何結(jié)構(gòu)能夠變得很復(fù)雜。在一類裝置中，柵極可位于溝道下面，以及溝道的頂部及其側(cè)面，以定義柵極環(huán)繞裝置，例如柵極環(huán)繞MOSFET裝置。柵極環(huán)繞配置有利于顯著增加反型層的范圍。一類柵極環(huán)繞裝置包括納米線結(jié)構(gòu)，其中，一個(gè)或多個(gè)納米線定義場(chǎng)效應(yīng)晶體管的一個(gè)或多個(gè)溝道，且柵極經(jīng)布置以包覆每個(gè)納米線。不過(guò)，納米線裝置的制造具有挑戰(zhàn)性，且納米線制造技術(shù)向集成電路制程內(nèi)的集成不斷帶來(lái)一些困難。

【發(fā)明內(nèi)容】

[0004]為克服現(xiàn)有技術(shù)的各種缺點(diǎn)并提供額外的優(yōu)點(diǎn)，在一個(gè)態(tài)樣中提供一種方法。該方法包括:設(shè)置襯底；在該襯底上方設(shè)置第一材料層及第二材料層，該第一材料層與該第二材料層交錯(cuò)；移除該第一材料層及第二材料層的部分，該移除形成包括第一材料納米線及第二材料納米線的多個(gè)納米線堆疊；自至少一個(gè)納米線堆疊移除該第一材料納米線；自至少另一個(gè)納米線堆疊移除該第二材料納米線；其中，該至少一個(gè)納米線堆疊及至少另一個(gè)納米線堆疊分別包括至少一個(gè)P型納米線堆疊及至少一個(gè)η型納米線堆疊。
[0005]通過(guò)本發(fā)明的技術(shù)實(shí)現(xiàn)額外的特征及優(yōu)點(diǎn)。這里詳細(xì)說(shuō)明本發(fā)明的其它實(shí)施例及態(tài)樣，作為請(qǐng)求保護(hù)的發(fā)明的一部分。
【附圖說(shuō)明】
[0006]本發(fā)明的一個(gè)或多個(gè)態(tài)樣被特別指出并在說(shuō)明書(shū)的結(jié)束處的聲明中被明確稱為示例。結(jié)合附圖參照下面的詳細(xì)說(shuō)明可清楚本發(fā)明的上述及其它目的、特征以及優(yōu)點(diǎn)，其中:
[0007]圖1A至10顯示依據(jù)本發(fā)明的一個(gè)或多個(gè)態(tài)樣的一種制造納米線結(jié)構(gòu)的方法的一個(gè)實(shí)施例。
【具體實(shí)施方式】
[0008]通過(guò)參照附圖中所示的非限制例子來(lái)更加充分地解釋本發(fā)明的態(tài)樣及其特定的特征、優(yōu)點(diǎn)以及細(xì)節(jié)。省略對(duì)已知材料、制造工具、制程技術(shù)等的說(shuō)明，以免在細(xì)節(jié)上不必要地模糊本發(fā)明。不過(guò)，應(yīng)當(dāng)理解，用以說(shuō)明本發(fā)明態(tài)樣的詳細(xì)說(shuō)明及具體例子僅作為示例，而非限制。本領(lǐng)域的技術(shù)人員將會(huì)從本揭露中了解在基礎(chǔ)的發(fā)明概念的精神和/或范圍內(nèi)的各種替代、修改、添加和/或布局。
[0009]這里至少部分揭露制造納米線結(jié)構(gòu)，例如一個(gè)或多個(gè)納米線場(chǎng)效應(yīng)晶體管結(jié)構(gòu)的方法。這里所使用的納米線為細(xì)長(zhǎng)納米結(jié)構(gòu)，例如直徑或厚度為幾納米或更小?；蛘撸{米線可被定義為厚度或直徑限于例如十納米或更小且長(zhǎng)度無(wú)限制的細(xì)長(zhǎng)結(jié)構(gòu)。作為示例，這里所討論的半導(dǎo)體裝置使用半導(dǎo)體納米線。在一個(gè)實(shí)施例中，納米線可納入晶體管中，例如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。有利的是，這里所揭露的制程可與互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)制程兼容。
[0010]例如，具有柵極環(huán)繞結(jié)構(gòu)的納米線場(chǎng)效應(yīng)晶體管因其在溝道上的極好柵極控制能力以及最小化的短溝道效應(yīng)而在半導(dǎo)體制造工業(yè)中具有重要意義。不過(guò)，納米線結(jié)構(gòu)的制造具有挑戰(zhàn)性，且制造具有不同的電性及物理屬性的多個(gè)納米線場(chǎng)效應(yīng)晶體管可能尤其困難。例如，由于pFET結(jié)構(gòu)和nFET結(jié)構(gòu)的不同要求，因此可能難以形成兼具pFET及nFET納米線結(jié)構(gòu)的完整MOSFET晶體管。pFET結(jié)構(gòu)可能需要溝道材料及結(jié)構(gòu)經(jīng)設(shè)計(jì)以提高FET溝道中的空穴迀移率，而nFET結(jié)構(gòu)可能需要不同的獨(dú)立材料及結(jié)構(gòu)來(lái)提高FET溝道中的電子迀移率。
[0011]因此，一般來(lái)說(shuō)，這里揭露一種方法，包括:設(shè)置襯底；在該襯底上方設(shè)置第一材料層及第二材料層，該第一材料層與該第二材料層交錯(cuò)；移除該第一材料層及第二材料層的部分，該移除形成包括第一材料納米線及第二材料納米線的多個(gè)納米線堆疊；自至少一個(gè)納米線堆疊移除該第一材料納米線；以及自至少另一個(gè)納米線堆疊移除該第二材料納米線，其中，該至少一個(gè)納米線堆疊及至少另一個(gè)納米線堆疊分別包括至少一個(gè)P型納米線堆疊及至少一個(gè)η型納米線堆疊。
[0012]下面參照附圖。為有利于理解，這些附圖并非按比例繪制。其中，不同附圖中所使用的相同附圖標(biāo)記表示相同或類似的組件。
[0013]圖1A至10顯示依據(jù)本發(fā)明的一個(gè)或多個(gè)態(tài)樣的一種制造具有納米線結(jié)構(gòu)的電路結(jié)構(gòu)的制程的一個(gè)實(shí)施例。請(qǐng)參照?qǐng)D1A以及所示結(jié)構(gòu)100，所示制程包括設(shè)置襯底105以及位于該襯底上方的多個(gè)第一材料層120及第二材料層130，第一材料層120與第二材料層130交錯(cuò)。僅作為示例，圖1A以及后續(xù)附圖顯示三個(gè)第一材料層120以及三個(gè)第二材料層130。很容易了解，依據(jù)各個(gè)最終納米線結(jié)構(gòu)中想要的最終納米線的數(shù)目，替代實(shí)施例可包括兩個(gè)第一材料層120及兩個(gè)第二材料層130，四個(gè)第一材料層120及四個(gè)第二材料層130，或者其它數(shù)目的第一材料層及第二材料層。作為示例，襯底105可為塊體半導(dǎo)體材料，例如塊體硅晶圓。在示例實(shí)施例中，第一材料層120具有第一晶格常數(shù)且第二材料層130具有第二晶格常數(shù)，該第二晶格常數(shù)高于該第一晶格常數(shù)。例如，第一材料層120可為硅層，且第二材料層130可為硅-鍺層，可表示為Si1 xGex，其中，X為鍺與硅的原子比，可小于或基本等于約1，不過(guò)在一個(gè)例子中該原子比為約0.3至約0.7。在示例實(shí)施例中，高于該第一晶格常數(shù)的該第二晶格常數(shù)在至少第一材料層120中誘發(fā)應(yīng)變。應(yīng)變也可誘發(fā)于第二材料層130中。例如，由于兩種類型材料的晶格常數(shù)差別，當(dāng)硅層120與硅-鍺層130交錯(cuò)時(shí)，可在硅層120中誘發(fā)應(yīng)變。硅層120中誘發(fā)的應(yīng)變可為拉伸應(yīng)變，因?yàn)槌练e或生長(zhǎng)的硅的結(jié)晶晶格結(jié)構(gòu)可伸展而與下方硅-鍺層130的較大晶格結(jié)構(gòu)一致。在示例實(shí)施例中，第一材料層120中誘發(fā)的應(yīng)變可沿至少兩個(gè)方向取向，例如沿第一材料層120內(nèi)的結(jié)晶結(jié)構(gòu)的平面軸。例如，第一材料層120及第二材料層130可通過(guò)各種外延生長(zhǎng)制程形成，如超高真空化學(xué)氣相沉積(ultra-high vacuum chemical vapor deposit1n ;UHV_CVD)、低壓化學(xué)氣相沉積(low-pressure CVD ;LPCVD)、減壓化學(xué)氣相沉積(reduced-pressure CVD ；RPCVD)或者分子束外延(molecular beam epitaxy ；MBE)。
[0014]在一個(gè)示例實(shí)施例中，在襯底105上方以及該多個(gè)第一材料層的其中一個(gè)第一材料層120下方設(shè)置基層110?；鶎?10可