在包覆的iii-v族溝道材料中實(shí)現(xiàn)高遷移率的方法
【專利摘要】提供了一種設(shè)備，其包括：布置在襯底上并且限定了溝道區(qū)域的異質(zhì)結(jié)構(gòu)，異質(zhì)結(jié)構(gòu)包括具有小于襯底材料帶隙的第一帶隙的第一材料，以及具有大于第一帶隙的第二帶隙的第二材料；以及在溝道區(qū)域上的柵極疊置體，其中第二材料布置在第一材料和柵極疊置體之間。提供了一種方法，其包括：在襯底上形成具有第一帶隙的第一材料；在第一材料上形成具有大于第一帶隙的第二帶隙的第二材料；以及在第二材料上形成柵極疊置體。
【專利說明】
在包覆的N 1-V族溝道材料中實(shí)現(xiàn)高遷移率的方法
技術(shù)領(lǐng)域
[0001]半導(dǎo)體器件包括非平面半導(dǎo)體器件，其包括具有低帶隙包覆層的溝道區(qū)域。
【背景技術(shù)】
[0002]在過去的數(shù)十年中，對集成電路中特征的縮放已經(jīng)成為持續(xù)增長的半導(dǎo)體工業(yè)背后的驅(qū)動力。縮減至越來越小的特征使能在半導(dǎo)體芯片的有限占地面積上增大功能單元的密度。例如，縮減晶體管大小允許在芯片上包含增多數(shù)目的存儲器件，導(dǎo)致具有提高容量的產(chǎn)品的制造。然而對于更多容量的驅(qū)動并非沒有問題。對于優(yōu)化每個器件的性能的需求變得越來越重要。
[0003]由II1-V族化合物半導(dǎo)體材料形成的半導(dǎo)體器件由于低有效質(zhì)量以及減小的雜質(zhì)散射而在晶體管溝道中提供了格外高的載流子迀移率。III族和V族涉及在元素周期表的族13-15中半導(dǎo)體材料的元素的位置(以前是II1-V族)。這些器件提供了高驅(qū)動電流的性能并且看來似乎許諾了未來的低功率、高速邏輯應(yīng)用。為了在硅襯底上集成這些材料，通常將由相對較寬帶隙材料構(gòu)成的緩沖層引入在硅與II1-V族化合物溝道材料之間以將載流子限制到溝道材料并且在緩沖層中實(shí)現(xiàn)短溝道效應(yīng)。
【附圖說明】
[0004]圖1示出了非平面半導(dǎo)體器件的頂部透視圖。
[0005]圖2示出了穿過線2-2’的圖1結(jié)構(gòu)的實(shí)施例，其中溝道中的包覆材料包括第一II1-V族化合物半導(dǎo)體材料以及第二 II1-V族化合物半導(dǎo)體材料，其中在第一 II1-V族化合物半導(dǎo)體材料與第二 II1-V族化合物半導(dǎo)體材料之間存在漸變的過渡。
[0006]圖3示出了圖2中所示實(shí)施例的能帶。
[0007]圖4示出了穿過線2-2’的結(jié)構(gòu)的另一實(shí)施例，其中包覆材料包括第一II1-V族化合物半導(dǎo)體材料和第二 II1-V族化合物半導(dǎo)體材料，其中在第一 II1-V族化合物半導(dǎo)體材料與第二 II1-V族化合物半導(dǎo)體材料之間存在階梯式的過渡。
[0008]圖5示出了圖4中所示實(shí)施例的能帶圖。
[0009]圖6示出了載流子的霍爾迀移率作為InGaAs中遞增銦含量的函數(shù)的示圖。
[0010]圖7示出了與In0.7Ga0.3As相比在砷化銦(InAs)上柵極電介質(zhì)的頻率離散。
【具體實(shí)施方式】
[0011]在此所述的一個或多個實(shí)施例涉及在半導(dǎo)體襯底上集成高迀移率溝道材料以限定允許溝道材料直接引入在襯底上的器件。描述了包括II1-V族化合物半導(dǎo)體材料的半導(dǎo)體器件。在一個實(shí)施例中，半導(dǎo)體器件是金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)或微機(jī)電系統(tǒng)(MEMS)器件。代表性地，半導(dǎo)體器件是三維MOSFET，并且是被隔離的器件或者是在多個聯(lián)網(wǎng)器件中的一個器件。如對于集成電路應(yīng)該知曉的，可以均在單個襯底上制造N和P溝道晶體管以形成互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)集成電路。此外，可以制造額外的互連以便于將這些器件集成至集成電路中。
[0012]圖1示出了非平面半導(dǎo)體器件的頂部透視圖。參照圖1，結(jié)構(gòu)100包括布置在襯底1 2之上的異質(zhì)結(jié)構(gòu)1 4。異質(zhì)結(jié)構(gòu)1 4包括例如由諸如硅的半導(dǎo)體材料構(gòu)成的核心材料105，以及在核心材料105上的包覆材料106。在一個實(shí)施例中，包覆材料是比核心材料具有不同晶格間距和較低帶隙的材料。代表性示例是一個或多個II1-V族化合物半導(dǎo)體材料以及鍺(Ge)。異質(zhì)結(jié)構(gòu)104在襯底102上限定了三維本體并且包括溝道區(qū)域108。柵極疊置體118布置為圍繞溝道區(qū)域108的至少一部分。柵極疊置體118包括柵極電極124和柵極電介質(zhì)120。在一個實(shí)施例中，柵極電介質(zhì)120是具有比二氧化硅更大介電常數(shù)的電介質(zhì)材料(高K材料)。示例包括但不限于，氧化給、氮氧化給、娃化給、氧化鑭、氧化錯、娃化錯、氧化鉭、鈦酸鋇鎖、鈦酸鋇、鈦酸鎖、氧化乾、氧化鋁、氧化鉛鈧鉭、銀酸鉛鋅、或其組合。在一個實(shí)施例中，柵極電極124是金屬材料，諸如但不限于，金屬(例如鉿、鋯、鉭、鋁、釕、鈀、鉑、鈷、鎳)、金屬碳化物、金屬氮化物、金屬硅化物、金屬鋁化物、以及導(dǎo)電金屬氧化物。柵極疊置體118也可以包括電介質(zhì)間隔體160。最后，源極區(qū)域和漏極區(qū)域114被限定在溝道區(qū)域108(柵極疊置體118外側(cè))和異質(zhì)結(jié)構(gòu)104的相對側(cè)上。
[0013]襯底102可以代表性地由適用于半導(dǎo)體器件制造的材料構(gòu)成。在一個實(shí)施例中，襯底102是由可以包括但不限于硅或鍺的單晶材料構(gòu)成的體襯底。在另一實(shí)施例中，襯底102包括具有頂部外延層的體層(如圖所視)。在具體實(shí)施例中，體層由可以包括例如硅或鍺的單晶材料構(gòu)成，而頂部層由可以包括但不限于硅、鍺、硅-鍺或II1-V族化合物半導(dǎo)體材料的單晶構(gòu)成。在另一個實(shí)施例中，襯底102包括在絕緣層上的頂部外延層，絕緣層在下方體層之上。頂部外延層由可以包括但不限于硅的單晶層構(gòu)成(例如絕緣體上硅(SOI)半導(dǎo)體襯底)。代表性的絕緣體層包括但不限于二氧化硅。下方體層可以由可以包括但不限于硅或鍺的單晶層構(gòu)成。
[0014]在一個實(shí)施例中，異質(zhì)結(jié)構(gòu)104包括核心材料105。在一個實(shí)施例中，核心材料105是引入為小于五納米、例如二至三納米量級厚度的諸如硅的單晶半導(dǎo)體材料。以該方式，核心材料105將與其上引入的包覆材料的晶格結(jié)構(gòu)相適應(yīng)。例如，核心材料105將伸展或足夠柔性以容納比核心材料105的晶格結(jié)構(gòu)具有更大晶格結(jié)構(gòu)的包覆材料。通常，當(dāng)在體襯底上生長晶格失配材料時(shí)，在生長期間由于晶格失配而產(chǎn)生的所有或大多數(shù)應(yīng)變橫跨所生長的材料。如果在所生長的材料中或者在瞬時(shí)情形中，則薄化核心材料105以使得其成為納米結(jié)構(gòu)或變得極薄，當(dāng)在核心上隨后生長晶格失配材料期間，因?yàn)槠浣咏嗤穸然蛘弑群诵牟牧仙仙L的材料更薄而引起一些或大多數(shù)應(yīng)變分散在核心材料上時(shí)，其可以視作是相符合的核心。
[0015]對在圖1的結(jié)構(gòu)100中核心材料105進(jìn)行疊加的是包覆材料106。在一個實(shí)施例中，包覆材料106由引入為厚度與核心材料105適應(yīng)的多個II1-V族化合物半導(dǎo)體材料構(gòu)成。代表性地，為了更好地使得在諸如硅的單晶半導(dǎo)體的核心材料上生長的II1-V族化合物半導(dǎo)體材料成核，在核心材料上弓I入具有高迀移率和相對較低帶隙的二元II1-V族化合物半導(dǎo)體材料，并且在第一 II1-V族化合物半導(dǎo)體材料上引入第二 II1-V族化合物半導(dǎo)體材料、諸如三元II1-V族材料、諸如三院II1-V族化合物半導(dǎo)體材料，其中第二 II1-V族化合物半導(dǎo)體材料具有比第一 II1-V族化合物半導(dǎo)體材料更大的帶隙但是比第一 II1-V族化合物半導(dǎo)體材料具有與柵極電介質(zhì)(例如柵極電介質(zhì)120)更好的相互作用特性。圖1中核心材料105和包覆材料106的圖示僅是材料的示意說明且并非意味著暗示厚度之間的相互關(guān)系。類似的，應(yīng)該知曉的是在制造諸如結(jié)構(gòu)100之類的結(jié)構(gòu)中，通常可應(yīng)用的加工可能無法產(chǎn)生如圖所示的干凈、限定的邊緣，并且例如過渡可能更加圓化。
[0016]圖2示出了穿過線2-2’的圖1的結(jié)構(gòu)的實(shí)施例。圖2示出了布置在襯底102上的異質(zhì)結(jié)構(gòu)104以及布置在異質(zhì)結(jié)構(gòu)104上的柵極疊置體118。圖2示出了與溝道區(qū)域108代表性地相關(guān)聯(lián)的結(jié)構(gòu)的一部分(參見圖1)。對于異質(zhì)結(jié)構(gòu)104，在一個實(shí)施例中，異質(zhì)結(jié)構(gòu)104包括例如硅的核心材料105ο在實(shí)施例中，其中結(jié)構(gòu)100限定了N型三維晶體管器件，在一個實(shí)施例中，包覆材料106包括具有3納米(nm)至15nm量級代表性厚度的、例如諸如砷化銦(InAs)的二元II1-V族材料的第一包覆材料1060 JnAs良好地成核在硅上并且具有更低的帶隙和更高的迀移率。位于InAs的第一包覆材料1060之上的是例如砷化銦鎵(InGaAs)的第二 II1-V族化合物半導(dǎo)體材料。InGaAs具有比襯底上InAs更高的帶隙。在圖2中所示的實(shí)施例中，以更大的百分比引入鎵以使得過渡從InAs漸變至InQ.53GQ.47AS。第二包覆材料1065在一個實(shí)施例中代表每個從InAs(包覆材料1060)至InQ.53GQ.47AS的過渡。在該實(shí)施例中，過渡是漸變的，意味著第二包覆材料中鎵含量從核心材料105界面處的百分之零逐漸增大至在柵極電介質(zhì)120界面處的百分之47。鎵含量的增大以及銦含量的減小趨向于將載流子(例如電子)限制至第一包覆材料1060，并且趨向于改進(jìn)II1-V族化合物半導(dǎo)體材料與柵極電介質(zhì)界面(柵極電介質(zhì)120)的相互作用。不同層的使用使得最后一層被選擇或被工程設(shè)計(jì)以使得能夠最大化柵極電介質(zhì)適應(yīng)性。
[0017]圖3示出了實(shí)施例的能帶，其中包覆材料106從例如InAs漸變至InQ.53GQ.47As以將載流子限制至高迀移率InAs并且與柵極電介質(zhì)120相互作用。如圖3中所示，存在最低的能態(tài)，其中II1-V族化合物半導(dǎo)體材料是百分之100的銦(InAs)。載流子(例如電子)將尋找并且被限制在最低能態(tài)處。當(dāng)鎵被引入II1-V族化合物半導(dǎo)體材料中時(shí)，能級提高。圖3示出了從百分之100銦至百分之53銦和百分之47鎵(IntL53G0.4?As)的漸變。因?yàn)檩d流子被限制在最低能態(tài)(InAs)，載流子被限制遠(yuǎn)離電介質(zhì)材料(電介質(zhì)層120，圖2)并且因此趨向于具有更高迀移率。此外，使用諸如InAs之類的二元材料與諸如硅(核心材料105)之類材料直接接觸的優(yōu)點(diǎn)在于，與三元材料可能以其他方式成核相比，二元II1-V族材料趨向于更易于在娃上成核。
[0018]圖4示出了穿過結(jié)構(gòu)100的線2-2’的結(jié)構(gòu)100的另一個實(shí)施例。圖4示出了布置在襯底102上的異質(zhì)結(jié)構(gòu)104以及在異質(zhì)結(jié)構(gòu)104上的柵極疊置體118。異質(zhì)結(jié)構(gòu)104在該實(shí)施例中包括兩種材料:具有低帶隙的第一材料，以及與第一材料相比具有相對較高帶隙的第二材料。對于N型器件，材料1060是諸如InAs之類的二元II1-V族化合物半導(dǎo)體材料，以及材料1065是諸如InQ.53GQ.4?As之類的三元II1-V族化合物半導(dǎo)體材料。在圖4所示的實(shí)施例中，從第一材料1060(例如InAs中百分之100的銦)至第二材料1065(例如具有較小銦百分比、與柵極電介質(zhì)良好相互作用的材料)的過渡是階梯式的。圖5示出了圖4中所述的能帶圖或配置。在該實(shí)施例中，最低能態(tài)同樣是百分之100的銦(InAs)并且載流子將限制為遠(yuǎn)離柵極電介質(zhì)并且在增大的迀移率下。在某種意義上，具有一定百分比鎵的InGaAS(In0.53G().47AS)用作載流子材料(InAs)上的蓋帽以與柵極電介質(zhì)相互作用并且在高迀移率材料內(nèi)包含載流子。
[0019]圖6示出了載流子的霍爾迀移率作為InGaAs中增大的銦含量的函數(shù)的示圖。如圖6中所示，最高的迀移率出現(xiàn)在InAs中(百分之100的In)。圖7示出了與IntL53G0.47As相比柵極電介質(zhì)在砷化銦(InAs)上的頻率離散(frequency dispers1n)。In0.53GQ.47AS的相對平滑線條表明了與柵極電介質(zhì)的改進(jìn)的相互作用以及避免了可能作為類似于散射點(diǎn)的缺陷。
[0020]上述實(shí)施例涉及包括經(jīng)由包覆而直接生長在硅核心材料上的高迀移率材料的三維N型結(jié)構(gòu)。應(yīng)該知曉的是，包覆技術(shù)是一種代表技術(shù)并且也可以利用其他技術(shù)，包括但不限于，高寬比俘獲，其中例如鰭片由硅雕刻出并且II ι-v族化合物半導(dǎo)體材料形成在鰭片中或外。應(yīng)該知曉得失技術(shù)將適用于其他器件結(jié)構(gòu)，包括但不限于，二維器件和納米線器件。此外，一個示例涉及N型器件以及InGaAs和InAs的使用。應(yīng)該知曉的是類似的原理可以適用于其他II1-V族材料以及適用于N和P型器件(例如Ge、InSb、GaAsSb、GaSb等)。例如，可以以類似方式利用Ge和Ge/Si，諸如在P型器件中并且鍺的含量相對于薄硅薄膜(納米級硅)而漸變或階梯式成階梯式。
[0021]圖8示出了根據(jù)一個實(shí)施方式的計(jì)算裝置200。計(jì)算裝置200包板202。板202可以包括許多部件，包括但不限于處理器204以及至少一個通信芯片206。處理器204物理地并電地耦合至板202。在一些實(shí)施方式中，至少一個通信芯片206也物理地并電地耦合至板202。在其他實(shí)施方式中，通信芯片206是處理器204的一部分。
[0022]取決于其應(yīng)用，計(jì)算裝置200可以包括其他部件，其可以物理地并電地耦合至板202，或者不物理地并電地耦合至板202。這些其他部件包括但不限于，易失性存儲器(例如DRAM)、非易失性存儲器(例如R0M)、快閃存儲器、圖形、數(shù)字信號處理器、密碼處理器、芯片集、天線、顯示器、觸摸屏顯示器、觸摸屏控制器、電池、音頻編碼解碼器、視頻編碼解碼器、功率放大器、全球定位系統(tǒng)(GPS)裝置、羅盤、加速度計(jì)、陀螺儀、揚(yáng)聲器、相機(jī)，以及大容量存儲裝置(諸如硬盤驅(qū)動、小型盤(CD)、數(shù)字通用盤(DVD)等等)。
[0023]通信芯片206允許用于傳輸數(shù)據(jù)至計(jì)算裝置200的無線通信或者從計(jì)算裝置200傳輸數(shù)據(jù)的無線通信。術(shù)語“無線”及其衍生物可以用于描述可以通過使用通過非固態(tài)媒介的已調(diào)制電磁輻射而通信發(fā)送數(shù)據(jù)的電路、裝置、系統(tǒng)、方法、技術(shù)、通信信道等。術(shù)語并非暗示相關(guān)裝置并未包含任何電線，盡管在一些實(shí)施例中它們可以不包含任何電線。通信芯片206可以實(shí)施任意許多無線標(biāo)準(zhǔn)或協(xié)議，包括但不限于W1-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(jìn)(LTE)、Ev_Do、HSPA+^HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍(lán)牙、其衍生物，以及標(biāo)注為3G、4G、5G和更超越的任何其他無線協(xié)議。計(jì)算裝置200可以包括多個通信芯片206。例如，第一通信芯片206可以專用于較短程無線通信諸如W1-Fi和藍(lán)牙，以及第二通信芯片206可以專用于較長程無線通信諸如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO 和其他。
[0024]計(jì)算裝置200的處理器204包括封裝在處理器204內(nèi)的集成電路管芯。在本發(fā)明的一些實(shí)施方式中，處理器的集成電路管芯包括一個或多個器件，諸如根據(jù)本發(fā)明實(shí)施方式而構(gòu)建的MOSFET晶體管。術(shù)語“處理器”可以涉及處理來自寄存器和/或存儲器的電子數(shù)據(jù)以將該電子數(shù)據(jù)轉(zhuǎn)換為可以存儲在寄存器和/或存儲器中的其他電子數(shù)據(jù)的任何裝置或者裝置的一部分。
[0025]通信芯片206也包括封裝在通信芯片206內(nèi)的集成電路管芯。根據(jù)本發(fā)明的另一實(shí)施方式，通信芯片的集成電路管芯包括一個或多個器件，諸如根據(jù)本發(fā)明實(shí)施方式構(gòu)建的MOSFET晶體管。
[0026]在其他實(shí)施方式中，收納在計(jì)算裝置200內(nèi)的另一部件可以包含集成電路管芯，其包括一個或多個器件，諸如根據(jù)本發(fā)明實(shí)施方式構(gòu)建的MOSFET晶體管。
[0027]在各個實(shí)施方式中，計(jì)算裝置200可以是膝上型電腦、上網(wǎng)本、筆記本電腦、超薄筆記本、智能電話、平板電腦、個人數(shù)字助理(PDA)、超級移動PC、移動電話、臺式計(jì)算機(jī)、服務(wù)器、打印機(jī)、掃描儀、監(jiān)控器、機(jī)頂盒、娛樂控制單元、數(shù)字相機(jī)、便攜式音樂播放器、或者數(shù)字錄象機(jī)。在其他實(shí)施方式中，計(jì)算裝置200可以是處理數(shù)據(jù)的任何其他電子裝置。
[0028]示例:
[0029]示例I是一種包括布置在襯底上并且限定溝道區(qū)域的異質(zhì)結(jié)構(gòu)的半導(dǎo)體設(shè)備，異質(zhì)結(jié)構(gòu)包括具有小于襯底材料的帶隙的第一帶隙的第一材料，以及具有大于第一帶隙的第二帶隙的第二材料；以及在溝道區(qū)域上的柵極疊置體，柵極疊置體包括電介質(zhì)材料以及在電介質(zhì)材料上的柵極電極，其中第二材料布置在第一 II1-V族材料與柵極疊置體之間。
[0030]在示例2中，示例I的半導(dǎo)體設(shè)備的第一材料包括二元II1-V族半導(dǎo)體材料。
[0031 ]在示例3中，示例2的半導(dǎo)體設(shè)備的第一材料包括InAs。
[0032]在示例4中，示例I的半導(dǎo)體設(shè)備的第二材料是三元II1-V族半導(dǎo)體材料。
[0033]在示例5中，在示例I的半導(dǎo)體設(shè)備的第一材料和第二材料之間的過渡是漸變的。
[0034]在示例6中，在示例I的半導(dǎo)體設(shè)備的第一材料和第二材料之間的過渡是階梯式階梯式的。
[0035]在示例7中，示例I的半導(dǎo)體設(shè)備的第一材料包括InAs并且第二材料包括InGaAs。
[0036]示例8是一種形成半導(dǎo)體器件的方法，包括，在襯底上形成具有第一帶隙的第一材料，第一帶隙小于襯底材料的帶隙;在第一二元II1-V族材料上形成具有比第一帶隙更大的第二帶隙的第二II1-V族材料;以及在第二II1-V族材料上形成柵極疊置體。
[0037]在示例9中，示例8的方法中的第一II1-V族材料包括二元II1-V族材料。
[0038]在示例10中，示例8的方法中的第一II1-V族材料是InAs。
[0039]在示例11中，示例8的方法中的第二II1-V族材料是三元II1-V族材料。
[0040 ]在示例12中，示例8的方法中在第一 II1-V族材料與第二 II1-V族材料之間的過渡是漸變的。
[0041 ]在示例13中，示例8的方法中在第一二元II1-V族材料與第二 II1-V族材料之間的過渡是階梯式階梯式的。
[0042 ] 不例14是一種由不例8-13中任一方法形成的半導(dǎo)體器件。
[0043]示例15是一種半導(dǎo)體設(shè)備，包括在襯底上的晶體管，晶體管包括在襯底的一部分上的溝道區(qū)域;具有小于襯底的半導(dǎo)體材料的帶隙的第一帶隙的第一材料，以及具有大于第一帶隙的第二帶隙的第二材料；以及在溝道區(qū)域上的柵極疊置體，柵極疊置體包括電介質(zhì)材料以及在電介質(zhì)材料上的柵極電極，其中，襯底的與溝道區(qū)域相關(guān)聯(lián)的部分具有與第一材料的晶格結(jié)構(gòu)相符合的特性。
[0044]在示例16中，示例15的半導(dǎo)體設(shè)備的第一材料包括二元II1-V族半導(dǎo)體材料。
[0045]在示例17中，示例15的半導(dǎo)體設(shè)備的第一材料包括InAs。
[0046]在示例18中，示例15的半導(dǎo)體設(shè)備的第二材料是三元II1-V族半導(dǎo)體材料。
[0047]在示例19中，示例15的半導(dǎo)體設(shè)備的第一材料和第二材料之間的過渡是漸變的。
[0048]在示例20中，示例15的半導(dǎo)體設(shè)備的第一材料和第二材料之間的過渡是階梯式階梯式的。
[0049]在以上說明書中，為了解釋說明的目的，已經(jīng)闡述了多個具體細(xì)節(jié)以便于提供對實(shí)施例的全面理解。然而對于本領(lǐng)域技術(shù)人員應(yīng)該明顯的是，可以不采用這些具體細(xì)節(jié)的一些而實(shí)施一個或多個其他實(shí)施例。并非提供所述特定實(shí)施例以限制本發(fā)明而是說明本發(fā)明。本發(fā)明的范圍并非由如上所提供的具體示例所確定，而是僅由以下權(quán)利要求所確定。在其他情形中，通常已知的結(jié)構(gòu)、裝置和操作已經(jīng)以方框圖的形式示出或者并非示出細(xì)節(jié)以便于避免模糊對說明書的理解。其中適當(dāng)?shù)乜紤]了已經(jīng)在附圖之中重復(fù)附圖標(biāo)記或者附圖標(biāo)記的最后部分以指示對應(yīng)的或相似的元件，這些可以任選地具有類似的特性。
[0050]也應(yīng)該理解，說明書通篇中對于“一個實(shí)施例”、“一實(shí)施例”、“一個或多個實(shí)施例”或“不同實(shí)施例”的引用例如意味著特定的特征可以包括在本發(fā)明的實(shí)踐中。類似的，應(yīng)該知曉的是在說明書中各個特征有時(shí)為了簡化本公開并幫助理解各個創(chuàng)新性特征方面而在單個實(shí)施例、附圖或其說明中分組在一起。然而本公開的該方法并非解釋為反映了本發(fā)明，本發(fā)明要求比每個權(quán)利要求中明確引述的更多的特征。相反，如以下權(quán)利要求書所反映的，創(chuàng)新性特征方面可以包含于比所公開的單個實(shí)施例的全部特征少的特征。因此，由此【具體實(shí)施方式】之后的權(quán)利要求明確地包含至該【具體實(shí)施方式】部分中，其中每個權(quán)利要求其自身代表本發(fā)明的獨(dú)立實(shí)施例。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體設(shè)備，包括: 異質(zhì)結(jié)構(gòu)，所述異質(zhì)結(jié)構(gòu)布置在襯底上并且限定了溝道區(qū)域，所述異質(zhì)結(jié)構(gòu)包括第一材料和第二材料，所述第一材料的第一帶隙小于所述襯底的材料的帶隙，并且所述第二材料的第二帶隙大于所述第一帶隙；以及 位于所述溝道區(qū)域上的柵極疊置體，所述柵極疊置體包括電介質(zhì)材料以及位于所述電介質(zhì)材料上的柵極電極， 其中所述第二材料布置在第一 II1-V族材料與所述柵極疊置體之間。2.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述第一材料包括二元II1-V族半導(dǎo)體材料。3.根據(jù)權(quán)利要求2所述的設(shè)備，其中，所述第一材料包括InAs。4.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述第二材料是三元II1-V族半導(dǎo)體材料。5.根據(jù)權(quán)利要求1所述的設(shè)備，其中，在所述第一材料與所述第二材料之間的過渡是漸變的。6.根據(jù)權(quán)利要求1所述的設(shè)備，其中，在所述第一材料和所述第二材料之間的過渡是階梯式的。7.根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述第一材料包括InAs，并且所述第二材料包括InGaAs08.一種形成半導(dǎo)體器件的方法，包括: 在襯底上形成具有第一帶隙的第一材料，所述第一帶隙小于所述襯底的材料的帶隙；在第一二元II1-V族材料上形成具有第二帶隙的第二 II1-V族材料，所第二帶隙大于所述第一帶隙；以及 在所述第二 II1-V族材料上形成柵極疊置體。9.根據(jù)權(quán)利要求8所述的方法，其中，所述第一II1-V族材料包括二元II1-V族材料。10.根據(jù)權(quán)利要求9所述的方法，其中，所述第一II1-V族材料是InAs。11.根據(jù)權(quán)利要求8所述的方法，其中，所述第二II1-V族材料是三元II1-V族材料。12.根據(jù)權(quán)利要求8所述的方法，其中，在所述第一II1-V族材料與所述第二 II1-V族材料之間的過渡是漸變的。13.根據(jù)權(quán)利要求8所述的方法，其中，在所述第一二元II1-V族材料與所述第二II1-V族材料之間的過渡是階梯式的。14.一種半導(dǎo)體器件，所述半導(dǎo)體器件由根據(jù)權(quán)利要求8-13中任一項(xiàng)所述的方法形成。15.一種半導(dǎo)體設(shè)備，包括: 位于襯底上的晶體管，所述晶體管包括位于所述襯底的一部分上的溝道區(qū)域； 第一材料和第二材料，所述第一材料的第一帶隙小于所述襯底的半導(dǎo)體材料的帶隙，所述第二材料的第二帶隙大于所述第一帶隙；以及 位于所述溝道區(qū)域上的柵極疊置體，所述柵極疊置體包括電介質(zhì)材料以及在所述電介質(zhì)材料上的柵極電極， 其中，所述襯底的與所述溝道區(qū)域相關(guān)聯(lián)的部分具有與所述第一材料的晶格結(jié)構(gòu)相符合的特性。16.根據(jù)權(quán)利要求15所述的設(shè)備，其中，所述第一材料包括二元II1-V族半導(dǎo)體材料。17.根據(jù)權(quán)利要求16所述的設(shè)備，其中，所述第一材料包括InAs。18.根據(jù)權(quán)利要求15所述的設(shè)備，其中，所述第二材料是三元II1-V族半導(dǎo)體材料。19.根據(jù)權(quán)利要求15所述的設(shè)備，其中，在所述第一材料與所述第二材料之間的過渡是漸變的。20.根據(jù)權(quán)利要求15所述的設(shè)備，其中，在所述第一材料與所述第二材料之間的過渡是階梯式的。
【文檔編號】H01L29/78GK105900243SQ201380079215
【公開日】2016年8月24日
【申請日】2013年9月27日
【發(fā)明人】G·杜威, M·V·梅茨, N·慕克吉, R·S·周, M·拉多薩夫列維奇, R·皮拉里塞泰, B·舒-金
【申請人】英特爾公司