縮放布局設計中將虛柵極接地的制作方法
【專利摘要】一種半導體器件包括柵極(210)和毗鄰于該柵極的第一有源觸點(220)。此類器件進一步包括被電耦合至第一有源觸點的第一堆疊式觸點(1310)，第一堆疊式觸點在側壁上包括將第一堆疊式觸點與柵極電隔離的第一隔離層(1200)。該器件還包括被電耦合至柵極并落在第一堆疊式觸點上的第一通孔(2000)。第一通孔將第一堆疊式觸點和第一有源觸點耦合至柵極以使該柵極接地。
【專利說明】
縮放布局設計中將虛柵極接地[0001]相關申請的交叉引用[0002]本申請主張以Stanley Seungchul Song等人的名義于2014年2月14日提交的美國 臨時專利申請?zhí)?1/940,011的權益，該臨時專利申請的公開內容通過引用被整體明確納入 于此。[00〇3] 背景[0004]領域[0005]本公開的諸方面涉及半導體器件，尤其涉及在集成電路內在縮放布局設計中將柵 極電接地。
【背景技術】
[0006]互連層通常被用于在集成電路上將不同器件連接在一起。隨著集成電路變得更加復雜，需要更多的互連層來提供器件之間的電連接。此外，隨著器件幾何尺寸變得更小，連接到器件本身變得更加困難。[00〇7] 概述
[0008]根據本公開的一方面的一種半導體器件包括柵極和毗鄰于該柵極的第一有源觸點。這樣的器件進一步包括被電耦合至第一有源觸點的第一堆疊式觸點，第一堆疊式觸點在側壁上包括將第一堆疊式觸點與柵極電隔離的第一隔離層。該器件還包括被電耦合至柵極并落在第一堆疊式觸點上的第一通孔。第一通孔將第一堆疊式觸點和第一有源觸點電耦合至柵極以使柵極接地。
[0009]根據本公開的另一方面的一種半導體器件包括柵極和毗鄰于該柵極的第一有源觸點。該器件還包括被電耦合至柵極和第一有源觸點且部分地與柵極和第一有源觸點交疊的擴展堆疊式觸點。擴展堆疊式觸點與相鄰的堆疊式觸點自對齊以將擴展堆疊式觸點與相鄰堆疊式觸點電隔離。
[0010]根據本公開的另一方面的一種半導體器件包括柵極和毗鄰于該柵極的第一有源觸點。該器件還包括用于電耦合至第一有源觸點的裝置，該裝置包括用于將電耦合裝置與柵極隔離的裝置。該器件還包括被電耦合至柵極并落在電耦合裝置上的第一通孔。第一通孔將電耦合裝置和第一有源觸點電耦合至柵極以使柵極接地。
[0011]根據本公開的另一方面的一種半導體器件包括柵極和毗鄰于該柵極的第一有源觸點。該器件還包括用于電耦合至柵極和第一有源觸點并部分地與柵極和第一有源觸點交疊的裝置。該耦合裝置與相鄰的堆疊式觸點自對齊以將該耦合裝置與相鄰的堆疊式觸點電隔離。
[0012]這已較寬泛地勾勒出本公開的特征和技術優(yōu)勢以便下面的詳細描述可以被更好地理解。本公開的附加特征和優(yōu)點將在下文描述。本領域技術人員應該領會，本公開可容易地被用作修改或設計用于實施與本公開相同的目的的其他結構的基礎。本領域技術人員還應認識到，這樣的等效構造并不脫離所附權利要求中所闡述的本公開的教導。被認為是本公開的特性的新穎特征在其組織和操作方法兩方面連同進一步的目的和優(yōu)點在結合附圖來考慮以下描述時將被更好地理解。然而，要清楚理解的是，提供每一幅附圖均僅用于解說和描述目的，且無意作為對本公開的限定的定義。
[0013]附圖簡述
[0014]為了更全面地理解本公開，現在結合附圖參閱以下描述。
[0015]圖1解說了包括中部制程互連層的集成電路器件的側視圖。
[0016]圖2解說了在中部制程互連層內包括第一柵極結扎方案的半導體器件的俯視圖。
[0017]圖3解說了在中部制程互連層內包括第二柵極結扎方案的半導體器件的俯視圖。
[0018]圖4解說了根據本公開的一個方面的半導體器件的側視圖，以便示出柵極觸點的形成以在中部制程互連層內提供柵極結扎方案。
[0019]圖5解說了根據本公開的一個方面的圖4的半導體器件的側視圖，以便示出柵極觸點的形成以在中部制程互連層內提供柵極結扎方案。
[0020]圖6解說了根據本公開的一個方面的圖5的半導體器件的側視圖，以便示出柵極觸點的形成以在中部制程互連層內提供柵極結扎方案。
[0021]圖7解說了根據本公開的一個方面的圖6的半導體器件的側視圖，以便示出柵極觸點的形成以在中部制程互連層內提供柵極結扎方案。
[0022]圖8解說了根據本公開的一個方面的圖7的半導體器件的側視圖，以便示出柵極觸點的形成以在中部制程互連層內提供柵極結扎方案。
[0023]圖9解說了根據本公開的一個方面的包括柵極觸點的圖8的半導體器件的側視圖， 以便在中部制程互連層內提供柵極結扎方案。
[0024]圖10解說了根據本公開的一個方面的圖9的半導體器件的側視圖，以便示出堆疊式觸點的形成以在中部制程互連層內提供柵極結扎方案。
[0025]圖11解說了根據本公開的一個方面的圖10的半導體器件的側視圖，以便示出堆疊式觸點的形成以在中部制程互連層內提供柵極結扎方案。
[0026]圖12解說了根據本公開的一個方面的圖11的半導體器件的側視圖，以便示出堆疊式觸點的形成以在中部制程互連層內提供柵極結扎方案。
[0027]圖13解說了根據本公開的一個方面的圖12的半導體器件的側視圖，以便示出堆疊式觸點的形成以在中部制程互連層內提供柵極結扎方案。
[0028]圖14解說了根據本公開的一個方面的圖13的半導體器件的側視圖，以便示出在中部制程互連層內柵極結扎方案的堆疊式觸點的形成。
[0029]圖15解說了根據本公開的一個方面的圖14的半導體器件的側視圖，以便示出在中部制程互連層內柵極結扎方案的堆疊式觸點的形成。
[0030]圖16解說了根據本公開的一個方面的圖15的半導體器件的側視圖，以便示出在中部制程互連層內柵極結扎方案的堆疊式觸點的形成。
[0031]圖17解說了根據本公開的一個方面的圖16的半導體器件的側視圖，以便在中部制程互連層內提供柵極結扎方案的堆疊式觸點。
[0032]圖18解說了根據本公開的一個方面的圖17的半導體器件的側視圖，以便示出通孔的形成以在中部制程互連層內提供柵極結扎方案。
[0033]圖19解說了根據本公開的一個方面的圖18的半導體器件的側視圖，以便示出通孔的形成以在中部制程互連層內提供柵極結扎方案。
[0034]圖20解說了根據本公開的一個方面的圖19的半導體器件的側視圖，以便示出通孔的形成以在中部制程互連層內提供柵極結扎方案。
[0035]圖21解說了根據本公開的一個方面的圖20的半導體器件的側視圖以便示出通孔， 以在中部制程互連層內提供柵極結扎方案。
[0036]圖22A-22B解說了根據本公開的一個方面的半導體器件的截面圖和俯視圖，該半導體器件在中部制程互連層內包括柵極結扎方案以將虛柵極電接地。[〇〇37]圖23A-23B解說了根據本公開的另一方面的半導體器件的截面圖和俯視圖，該半導體器件在中部制程互連層內包括柵極結扎方案以將虛柵極電接地。
[0038]圖24是解說根據本公開的一個方面的虛柵極的電接地的過程流程圖。
[0039]圖25是示出其中可有利地采用本公開的配置的示例性無線通信系統(tǒng)的框圖。
[0040]圖26是解說根據一種配置的用于半導體組件的電路、布局、以及邏輯設計的設計工作站的框圖。[0041 ] 詳細描述
[0042]以下結合附圖闡述的詳細描述旨在作為各種配置的描述，而無意表示可實踐本文中所描述的概念的僅有的配置。本詳細描述包括具體細節(jié)以便提供對各種概念的透徹理解。然而，對于本領域技術人員將顯而易見的是，沒有這些具體細節(jié)也可實踐這些概念。在一些實例中，以框圖形式示出眾所周知的結構和組件以便避免淡化此類概念。如本文所述的，術語“和/或”的使用旨在代表“可兼性或”，而術語“或”的使用旨在代表“排他性或”。 [〇〇43]半導體制造工藝通常被分為三個部分:前端制程(FE0L)、中部制程(M0L)和后端制程(BE0L)。前端制程工藝包括晶片制備、隔離、阱形成、柵極圖案化、間隔物、和摻雜植入。中部制程包括柵極和端子觸點形成。然而，中部制程的柵極和端子觸點形成是制造流程的日益挑戰(zhàn)部分，特別是對于光刻圖案化而言。后端制程包括形成互連和電介質層用于耦合至 FE0L器件。這些互連可以用使用等離子體增強化學氣相沉積法(PECVD)來沉積的層間電介質(ILD)材料的雙鑲嵌工藝來制造。[〇〇44]更近期來，用于電路系統(tǒng)的互連級的數量已經因如今在現代微處理器中被互連的大量晶體管而顯著增加。用于支持增加數量的晶體管的互連級的增加數量涉及更錯綜復雜的中部制程工藝以執(zhí)行柵極和端子觸點形成。[〇〇45]如本文所述，中部制程互連層可指代用于將第一導電層(例如，金屬1(M1))連接至集成電路的氧化物擴散(0D)層以及用于將Ml連接至該集成電路的有源器件的導電互連。用于將Ml連接至集成電路的0D層的中部制程互連層可被稱為“MD1”和“MD2”。用于將Ml連接至集成電路的多晶硅(導電的)柵極的中部制程互連層可被稱為“MP”。[〇〇46]在一些電路(諸如靜電放電(ESD)或高速器件)中，被稱為“虛柵極”的額外柵極被用于控制該器件。為了防止任何浮動偏置電壓激活器件，虛柵極可以被電耦合(束縛)至地。 該虛柵極可被束縛至相鄰的FET器件的源極，這被稱為“虛柵極結扎方案”。
[0047]將虛柵極耦合至地的另一種方式是終接有源區(qū)中虛柵極所在的一側，這防止了虛柵極形成漏極觸點。這被稱為“擴散中斷(diffus1n break)法”。擴散中斷方法通常使用兩個虛柵極，在被中斷的有源區(qū)的每一側上有一個虛柵極。[〇〇48]本公開的一個方面通過將柵極觸點(例如，金屬至多晶硅(MP))合并至接觸相鄰器件中的源極觸點的第一堆疊式觸點(例如，金屬至擴散(MD)觸點)，從而允許有源觸點和虛柵極之間的小的且可縮放的設計規(guī)則間隔。通過合并這兩個觸點，當設計規(guī)則按比例縮小時，其他相鄰MD1有源觸點不受影響。然而，在相關現有技術方案中，柵極和虛柵極觸點的交疊與至其他相鄰MD1有源觸點的窄間隔交疊，并導致了難以制造或使用更大的布局面積來在柵極之間提供間隔。
[0049]圖1示出解說了根據本公開的一個方面的集成電路(1C)器件100的橫截面視圖，其中在中部制程(M0L)互連層110內執(zhí)行導電層布線。該1C器件100包括具有淺溝槽隔離(STI) 區(qū)(例如，隔離層104)的半導體基板(例如，硅晶片)102。在STI區(qū)和基板102內是有源區(qū)，其中形成了具有源極區(qū)、漏極區(qū)和柵極區(qū)(例如，導電柵極106)的有源器件。
[0050]在圖1中，第一M0L互連層110包括一組通常被稱為金屬擴散(MD1)觸點的有源(氧化物擴散(0D))觸點，示為MD1 112-1、112-2、112，3、112-4和112-5(統(tǒng)稱為或一般被稱為 MD1 112) JD1有源觸點112采用基板102技術制造。有源觸點112可被耦合至有源器件(例如，源極和漏極區(qū))。在該配置中，可執(zhí)行導電層的布線以將虛柵極接地至有源觸點112中的一個有源觸點。第一 M0L導電層可由鎢或其他類似導電材料構成。
[0051]圖2解說了在中部制程互連層內包括第一柵極結扎方案的半導體電路的俯視圖。 代表性地，導電柵極106與例如MD1有源觸點112-2和MD1有源觸點112-3交織。圖2中的配置有時被稱為連續(xù)〇D(CN0D)方案。在一些電路中，使用柵極觸點200 (例如，金屬至多晶硅 (MP))，導電柵極106中的一個導電柵極被連接成在本文中可被稱為虛柵極210的柵極。在小幾何尺寸電路系統(tǒng)中，距離202被設計成處于或接近設計幾何尺寸約束的限制。在這種安排中，柵極觸點200和MD1有源觸點112-3之間的距離204可能不足以防止短路。具體地，當柵極之間的間距變小時，存在柵極觸點200將電連接到不只MD1有源觸點112的增加的風險。例如，當距離204太小時，柵極觸點200可能連接到MD1有源觸點112-2和MD1 112-3有源觸點兩者。[〇〇52]圖3解說了在中部制程互連層內包括第二柵極結扎方案的半導體電路的俯視圖。 在這種安排中，提供了擴散中斷(非連續(xù)0D)方案，在該方案中0D在相鄰器件間被中斷或斷開。這允許柵極觸點200和MD1有源觸點112之間有點不對齊。然而圖3中所示的方法使用被添加到器件的附加柵極300,這由于器件間的附加間隔304而增加了距離302。距離302限制了每單位面積的器件數量，對于某些應用來說這可能是不合乎期望的或不可行的。[〇〇53]圖4-21解說了根據本公開的各方面的示例性工藝的截面圖，該示例性工藝在中部制程互連層內提供柵極結扎方案以便將虛柵極電接地。盡管描述了虛柵極，但功能柵極可代替。[〇〇54]圖4解說了根據本公開的一個方面的半導體器件的側視圖，以便示出柵極觸點810 (圖9)的形成以在中部制程互連層內提供柵極結扎方案。代表性地，第一有源觸點220(例如，MD1 112)被示為伴有虛柵極210作為鄰居。硬掩模400被形成在隔離層104的表面上。另夕卜，光阻層402被形成在硬掩模400上。然后光阻層402根據圖案404被圖案化。
[0055]圖5解說了根據本公開的一方面的圖4的半導體器件的側視圖，以便示出柵極觸點 810(圖9)的形成以在中部制程互連層內提供柵極結扎方案。代表性地，示出了硬掩模400的蝕刻500。此蝕刻暴露了虛柵極210以及第一有源觸點220的一部分。執(zhí)行硬掩模400的蝕刻以使得能夠形成柵極觸點810,如圖9中所示。在本公開的另一方面，在不具有柵極觸點810 的情況下，通孔可直接落在虛柵極210上。
[0056]圖6解說了根據本公開的一個方面的圖5的半導體器件的側視圖，以便示出柵極觸點810(圖9)的形成以在中部制程互連層內提供柵極結扎方案。該安排解說了光阻層402的移除。一旦被移除，內襯材料就被沉積在硬掩模400上以形成內襯600，內襯600可以是自對齊內襯。在該配置中，內襯600被布置在硬掩模400上以及暴露了虛柵極210的開口內。內襯 600可確保不存在與和虛柵極210相鄰的第一有源觸點220的電接觸。
[0057]圖7解說了根據本公開的一個方面的圖6的半導體器件的側視圖，以便示出柵極觸點810(圖9)的形成以在中部制程互連層內提供柵極結扎方案。代表性地，蝕刻700從硬掩模 400移除了內襯600。蝕刻700可以是各向同性蝕刻，就這一點而言內襯600保留在暴露了虛柵極210的開口內，以便為暴露了虛柵極210的開口提供間隔物。在該安排中，內襯600提供了間隔物以使得在中部制程互連層處虛柵極210能夠接地至第一有源觸點220。
[0058]圖8解說了根據本公開的一個方面的圖7的半導體器件的側視圖，以便示出柵極觸點810(圖9)的形成以在中部制程互連層內提供柵極結扎方案。在該安排中，導電材料被沉積在硬掩模400上以及暴露了虛柵極210的開口內，以便形成導電層800。該導電層800可以是鎢、銅或另一導電材料，被耦合至硬掩模400、內襯600和虛柵極210。
[0059]圖9解說了根據本公開的一個方面的包括柵極觸點810的圖8的半導體器件的側視圖，以便在中部制程互連層內提供柵極結扎方案。代表性地，執(zhí)行蝕刻900以移除導電層 800。另外，該蝕刻900可將隔離層104的表面902與導電層800平坦化。在該配置中，蝕刻形成了與第一有源觸點220自對齊的柵極觸點810。在該配置中，內襯600在柵極觸點810的相對側壁上?？赏ㄟ^使用化學機械平坦化(CMP)來執(zhí)行蝕刻。
[0060]圖10解說了根據本公開的一個方面的圖9的半導體器件的側視圖，以便示出第一堆疊式觸點1310(圖14)的形成以在中部制程互連層內提供柵極結扎方案。在該安排中，硬掩模1000被形成在隔離層104的表面902上。另外，電介質層1002被沉積在硬掩模1000上。
[0061]圖11解說了根據本公開的一個方面的圖10的半導體器件的側視圖，以便示出第一堆疊式觸點1310(圖14)的形成以在中部制程互連層內提供柵極結扎方案。代表性地，電介質層1002被圖案化以定義第一堆疊式觸點1310(圖14)。具體地，隨后執(zhí)行蝕刻以選擇性地移除電介質層1002和硬掩模1000,從而形成開口 1100。開口 1100在隔離層104的表面902處暴露了第一有源觸點220。在該配置中，開口 1100偏離第一有源觸點220。內襯600在處理中提供了一些靈活性和一些不對齊，使得虛柵極210和第一有源觸點220之間的電耦合可被避免，如果期望的話。
[0062]圖12解說了根據本公開的一個方面的圖11的半導體器件的側視圖，以便示出第一堆疊式觸點1310(圖14)的形成以在中部制程互連層內提供柵極結扎方案。在該安排中，內襯1200被沉積在電介質層上以及開口 1100內，以提供堆疊式觸點開口 1202。內襯1200可以是相對于電介質層1002的自對齊內襯。在該安排中，第一堆疊式觸點1310的內襯1200可被自對齊至內襯600和/或柵極觸點810。在本公開的另一方面，柵極觸點810被除去以允許落在虛柵極210和有源觸點220上的通孔。
[0063]圖13解說了根據本公開的一個方面的圖12的半導體器件的側視圖，以便示出第一堆疊式觸點1310(圖14)的形成以在中部制程互連層內提供柵極結扎方案。代表性地，執(zhí)行電介質層1002上的內襯1200的蝕刻。一旦完成，導電材料1300就被沉積在電介質層1002上以及堆疊式觸點開口 1202內。在該配置中，內襯1200與柵極觸點810的至少一條邊自對齊。結果，若期望，則內襯1200提供了第一有源觸點220和虛柵極210之間的附加的電絕緣。
[0064]圖14解說了根據本公開的一個方面的圖13的半導體器件的側視圖，以便示出在中部制程互連層內柵極結扎方案的第一堆疊式觸點1310的形成。在該安排中，執(zhí)行蝕刻1400 以選擇性地從電介質層1002的表面1402移除導電材料1300。蝕刻1400可以是化學機械平坦化(CMP)。蝕刻1400還可以將表面1402與導電材料1300的表面平坦化，以形成第一堆疊式觸點1310。在該配置中，內襯1200在第一堆疊式觸點1310的側壁上，且與柵極觸點810的內襯的至少一條邊自對齊。
[0065]圖15解說了根據本公開的一個方面的圖14的半導體器件的側視圖，以便示出在中部制程互連層內柵極結扎方案的第一堆疊式觸點1310的形成。代表性地，第一堆疊式觸點的蝕刻1500被執(zhí)行。在該配置中，蝕刻1500使導電材料1300和第一堆疊式觸點1310的內襯 1200的水平面凹陷離開電介質層1002的表面1402。
[0066]圖16解說了根據本公開的一個方面的圖15的半導體器件的側視圖，以便示出在中部制程互連層內柵極結扎方案的第一堆疊式觸點1310的形成。代表性地，在電介質層1002 的表面1402上形成了內襯1600。內襯1600也被形成在導電材料1300和內襯1200的凹陷部分上。在該安排中，內襯1600在第一堆疊式觸點1310上提供凹進間隔物層。
[0067]圖17解說了根據本公開的一個方面的圖16的半導體器件的側視圖，以便在中部制程互連層內提供柵極結扎方案的第一堆疊式觸點1310。在該安排中，執(zhí)行內襯1600的蝕刻 1700以暴露表面1702。表面1702可以處于與電介質層1002的表面1402相同的同一水平面上，但若期望也可以處于電介質層1002內的不同的水平面。在該配置中，第一堆疊式觸點 1310包括內襯1600以提供蓋層或其他類似保護層。
[0068]圖18解說了根據本公開的一個方面的圖17的半導體器件的側視圖，以便示出通孔 2000(圖20)的形成以在中部制程互連層內提供柵極結扎方案。代表性地，示出了電介質層 1002的附加生長。電介質層1002的蝕刻也被執(zhí)行。在蝕刻電介質層1002時所使用的圖案可被自對齊到用于形成開口 11 〇〇的蝕刻，包括內襯1200 (作為間隔物)和導電材料1300。用于形成第一開口 1800的對電介質層1002和硬掩模1000的蝕刻暴露了柵極觸點810,并且若期望，可暴露內襯1600的一部分。在另一配置中，當去除柵極觸點時，蝕刻可暴露虛柵極210以允許通孔2000直接落在虛柵極210上。
[0069]圖19解說了根據本公開的一個方面的圖18的半導體器件的側視圖，以便示出通孔 2000的形成以在中部制程互連層內提供柵極結扎方案。在該安排中，蝕刻移除了電介質層 1002的額外一部分以及內襯1600的一部分以形成第一開口 1800。后續(xù)蝕刻形成了暴露第一堆疊式觸點1310的第二開口 1900。如所注意到的，該后續(xù)蝕刻可被執(zhí)行以直接暴露虛柵極 210〇
[0070]圖20解說了根據本公開的一個方面的圖19的半導體器件的側視圖，以便示出通孔 2000的形成以在中部制程互連層內提供柵極結扎方案。在該安排中，通過用導電材料填充第一開口 1800和第二開口 1900來形成通孔2000。導電材料被沉積在第一堆疊式觸點1310和柵極觸點810上以形成通孔2000。通過用通孔2000將第一堆疊式觸點1310和柵極觸點810結合在一起，這將第一有源觸點220和虛柵極210電耦合。在另一配置中，在不具有柵極觸點 810的情況下(S卩，不提供柵極觸點)，通孔2000通過落在第一堆疊式觸點1310和虛柵極210 兩者上而將第一有源觸點220和虛柵極210電耦合。
[0071]圖21解說了根據本公開的一個方面的圖20的半導體器件的側視圖，以便示出通孔 2000以在中部制程互連層內提供柵極結扎方案。代表性地，執(zhí)行覆蓋層2100在通孔2000和電介質層1002的表面上的沉積。如期望，蝕刻可在移除內襯1600之前停止，這將使第一有源觸點220和虛柵極210電隔離。[〇〇72]本公開的一個方面通過將柵極觸點810(例如，金屬至多晶硅(MP))合并至接觸相鄰器件的第一堆疊式觸點1310 (例如，金屬至擴散(MD)觸點)，從而允許MD1有源觸點112和虛柵極210之間的小的且可縮放的設計規(guī)則間隔。通過合并這兩個觸點，當設計規(guī)則按比例縮小時，其他相鄰的MD1有源觸點112不受影響。然而，在相關現有技術方案中，柵極和虛柵極觸點的交疊與至其他相鄰的MD1有源觸點112的窄間隔交疊，并導致了難以制造或使用更大的布局面積來在柵極之間提供間隔。
[0073]圖22A-23B解說了根據本公開的各方面的半導體器件的截面圖，該半導體器件在中部制程互連層內提供柵極結扎方案以將虛柵極電接地。[〇〇74]圖22A-23B解說了包括柵極結扎方案以將虛柵極210電接地的半導體器件的截面圖和俯視圖。如圖22A中所示，通孔2200耦合至導電柵極106,并允許至通孔2200的外部或互連耦合由于第二堆疊式觸點1320的表面上的內襯1600,通孔2200與第二堆疊式觸點1320電隔離。由于通孔2200被自對齊至內襯1600和第二堆疊式觸點1320，因此通孔2200還與MD1有源觸點112-4隔離。第二堆疊式觸點1320的側壁上的內襯1200還使通孔2200與第二堆疊式觸點1320電隔離，如圖22B的俯視圖所示。[〇〇75] 再次參照圖22A，另一通孔2202經由第三堆疊式觸點1330耦合至MD1有源觸點112-3。由于通孔2202被自對齊至第三堆疊式觸點1330，因此通孔2202與其他連接電隔離。通過將第一堆疊式觸點1310的一部分耦合至虛柵極210的柵極觸點810,通孔2000將第一有源觸點220耦合至虛柵極210，如圖4-21中所描述的。[〇〇76] 在本公開的另一方面，通孔2000可在內襯1600的蝕刻之前被形成。內襯1600還可將第一有源觸點220與虛柵極210的柵極觸點810電隔離。由于另一 MD1 112有源觸點可以被放置為虛柵極210的另一鄰居，因此有可能將虛柵極210連接至第一有源觸點220，同時將虛柵極210與另一相鄰有源觸點220隔離。在該安排中，通孔2000與相鄰有源觸點220自對齊。 [〇〇77]圖23A-23B解說了根據本公開的另一方面的半導體器件的截面圖和俯視圖，該半導體器件在中部制程互連層內包括柵極結扎方案以將虛柵極210電接地。如圖23A所示，通孔2200和通孔2202類似于圖22A和22B中所描述的那些通孔。然而，一擴展堆疊式觸點2300 可將第一有源觸點220耦合至柵極觸點810以將虛柵極210電接地。由于該擴展堆疊式觸點 2300是使用與毗鄰的堆疊式觸點2302相同的掩模形成的，該擴展堆疊式觸點2300與該毗鄰的堆疊式觸點2302電隔離。這允許第一有源觸點220和虛柵極210在器件內不同互連水平上的連接。此外，由于擴展堆疊式觸點2300和毗鄰的堆疊式觸點2302是自隔離的，因此可使用嚴格的設計規(guī)則來形成擴展堆疊式觸點2300。在常規(guī)制程窗口中，擴展堆疊式觸點2300往往不會連接至虛柵極210的柵極觸點810。[〇〇78]圖24是解說用于將器件有源區(qū)中的柵極接地的方法2400的過程流程圖。在框2402 中，形成毗鄰于柵極的第一有源觸點。例如，如圖4至6示出的，第一有源觸點220峨鄰于虛柵極210。在框2404中，形成電耦合至第一有源觸點的第一堆疊式觸點。例如，如圖13至15示出的，第一堆疊式觸點1310被耦合至第一有源觸點220。在框2406中，第一隔離層被沉積在第一堆疊式觸點的側壁上且自對齊至柵極以至少部分地與第一有源觸點交疊。電隔離可由位于第一堆疊式觸點1310的側壁上的內襯1200提供。
[0079]根據本公開的進一步的方面，描述了一種半導體器件。該器件包括柵極和毗鄰于該柵極的第一有源觸點。該器件還包括用于電耦合至第一有源觸點的裝置，該裝置包括用于將電耦合裝置與柵極隔離的裝置該耦合裝置可以是圖21中示出的通孔2000。該器件還包括電耦合至柵極且落在電耦合裝置上以將電耦合裝置和第一有源觸點電耦合至柵極以使該柵極接地的第一通孔。在另一方面，前述裝置可以是被配置成執(zhí)行由前述裝置所述的功能的任何模塊或任何設備。
[0080]根據本公開的進一步的方面，描述了具有耦合至器件有源區(qū)中的相鄰觸點的柵極的器件。該器件包括柵極和毗鄰于該柵極的第一有源觸點。該器件還包括用于電耦合至柵極和第一有源觸點并至少部分地與柵極和第一有源觸點交疊的裝置。該耦合裝置與相鄰堆疊式觸點自對齊以將耦合裝置與該相鄰堆疊式觸點電隔離。該裝置可以是如圖23示出的擴展堆疊式觸點2300。在另一方面，前述裝置可以是被配置成執(zhí)行由前述裝置所述的功能的任何模塊或任何設備。
[0081]本公開的進一步方面，描述了在器件有源區(qū)中具有被電接地的柵極的器件。在一種配置中，該器件包括用于將第一堆疊式觸點的一部分和第一柵極觸點電耦合同時保持與第一堆疊式觸點的其它部分電隔離的裝置。該裝置可以是圖21中示出的通孔2000。在另一方面，前述裝置可以是被配置成執(zhí)行由前述裝置所述的功能的任何模塊或任何設備。
[0082]根據本公開的進一步的方面，描述了具有耦合至器件有源區(qū)中的相鄰觸點的柵極的器件。該器件包括用于至少部分地與第二觸點的所選部分和第一觸點的所選部分交疊的裝置，該裝置自對齊至第一觸點且在該裝置中自隔離。該裝置可以是如圖23示出的擴展堆疊式觸點2300。在另一方面，前述裝置可以是被配置成執(zhí)行由前述裝置所述的功能的任何模塊或任何設備。[〇〇83]圖25是示出其中可有利地采用本公開的一方面的示例性無線通信系統(tǒng)2500的框圖。出于解說目的，圖25示出了三個遠程單元2520、2530和2550以及兩個基站2540。將認識至IJ，無線通信系統(tǒng)可具有遠多于此的遠程單元和基站。遠程單元2520、2530和2550包括1C器件2525A、2525C和2525B，這些1C器件包括所公開的器件。將認識到，其他器件也可包括所公開的器件，諸如基站、交換設備、和網絡裝備。圖25示出了從基站2540到遠程單元2520、2530 和2550的前向鏈路信號2580,以及從遠程單元2520、2530和2550到基站2540的反向鏈路信號2590。[〇〇84] 在圖25中，遠程單元2520被示為移動電話，遠程單元2530被示為便攜式計算機，而遠程單元2550被示為無線本地環(huán)路系統(tǒng)中的固定位置遠程單元。例如，這些遠程單元可以是移動電話、手持式個人通信系統(tǒng)(PCS)單元、便攜式數據單元(諸如個人數據助理)、啟用 GPS的設備、導航設備、機頂盒、音樂播放器、視頻播放器、娛樂單元、固定位置數據單元(諸如儀表讀數裝置)、或者存儲或取回數據或計算機指令的其他設備、或者其組合。盡管圖25 解說了根據本公開的各方面的遠程單元，但本公開并不被限定于所解說的這些示例性單元。本公開的各方面可以合適地在包括所公開的器件的許多設備中使用。
[0085]圖26是解說用于半導體組件(諸如以上公開的器件)的電路、布局以及邏輯設計的設計工作站的框圖。設計工作站2600包括硬盤2601，該硬盤2601包含操作系統(tǒng)軟件、支持文件、以及設計軟件(諸如Cadence或OrCAD)。設計工作站2600還包括促成對電路2610或半導體組件2612(諸如根據本公開的一方面的器件)的設計的顯示器2602。提供存儲介質2604以用于有形地存儲電路2610或半導體組件2612的設計。電路2610或半導體組件2612的設計可以用文件格式(諸如⑶SII或GERBER)存儲在存儲介質2604上。存儲介質2604可以是⑶-ROM、 DVD、硬盤、閃存、或者其他合適的設備。此外，設計工作站2600包括用于從存儲介質2604接受輸入或者將輸出寫到存儲介質2604的驅動裝置2603。
[0086]存儲介質2604上記錄的數據可指定邏輯電路配置、用于光刻掩模的圖案數據、或者用于串寫工具(諸如電子束光刻)的掩模圖案數據。該數據可進一步包括與邏輯仿真相關聯的邏輯驗證數據，諸如時序圖或網電路。在存儲介質2604上提供數據通過減少用于設計半導體晶片的工藝數目來促成電路2610或半導體組件2612的設計。
[0087]對于固件和/或軟件實現，這些方法體系可以用執(zhí)行本文所描述功能的模塊(例如，規(guī)程、函數等等)來實現。有形地體現指令的機器可讀介質可被用來實現本文所述的方法體系。例如，軟件代碼可被存儲在存儲器中并由處理器單元來執(zhí)行。存儲器可以在處理器單元內或在處理器單元外部實現。如本文所用的，術語“存儲器”是指長期、短期、易失性、非易失性類型存儲器、或其他存儲器，而并不限于特定類型的存儲器或存儲器數目、或記憶存儲在其上的介質的類型。
[0088]如果以固件和/或軟件實現，則功能可作為一條或多條指令或代碼存儲在計算機可讀介質上。示例包括編碼有數據結構的計算機可讀介質和編碼有計算機程序的計算機可讀介質。計算機可讀介質包括物理計算機存儲介質。存儲介質可以是能被計算機存取的可用介質。作為示例而非限定，此類計算機可讀介質可包括盤存儲、磁盤存儲或其他磁存儲設備、或能被用來存儲指令或數據結構形式的期望程序代碼且能被計算機訪問的任何其他介質;如本文中所使用的盤(disk)和碟(disc)包括壓縮碟 (CD)、激光碟、光碟、數字多用碟(DVD)、軟盤和藍光碟，其中盤常常磁性地再現數據，而碟用激光光學地再現數據。上述的組合應當也被包括在計算機可讀介質的范圍內。
[0089]除了存儲在計算機可讀介質上，指令和/或數據還可作為包括在通信裝置中的傳輸介質上的信號來提供。例如，通信裝置可包括具有指示指令和數據的信號的收發(fā)機。這些指令和數據被配置成使一個或多個處理器實現權利要求中敘述的功能。
[0090]盡管已詳細描述了本公開及其優(yōu)勢，但是應當理解，可在本文中作出各種改變、替代和變更而不會脫離如由所附權利要求所定義的本公開的技術。例如，諸如“上方”和“下方”之類的關系術語是關于基板或電子器件使用的。當然，如果該基板或電子器件被顛倒， 則上方變成下方，反之亦然。此外，如果是側面取向的，則上方和下方可指代基板或電子器件的側面。而且，本申請的范圍并非旨在被限定于說明書中所描述的過程、機器、制造、物質組成、裝置、方法和步驟的特定配置。如本領域的普通技術人員將容易從本公開領會到的， 根據本公開，可以利用現存或今后開發(fā)的與本文所描述的相應配置執(zhí)行基本相同的功能或實現基本相同結果的過程、機器、制造、物質組成、裝置、方法或步驟。因此，所附權利要求旨在將這樣的過程、機器、制造、物質組成、裝置、方法或步驟包括在其范圍內。
[0091]技術人員將進一步領會，結合本文的公開所描述的各種解說性邏輯框、模塊、電路、和算法步驟可被實現為電子硬件、計算機軟件、或兩者的組合。為清楚地解說硬件與軟件的這一可互換性，各種解說性組件、塊、模塊、電路、以及步驟在上面是以其功能性的形式作一般化描述的。此類功能性是被實現為硬件還是軟件取決于具體應用和施加于整體系統(tǒng)的設計約束。技術人員可針對每種特定應用以不同方式來實現所描述的功能性，但此類實現決策不應被解讀為致使脫離本公開的范圍。
[0092]結合本文的公開所描述的各種解說性邏輯框、模塊、以及電路可用設計成執(zhí)行本文中描述的功能的通用處理器、數字信號處理器(DSP)、專用集成電路(ASIC)、現場可編程門陣列(FPGA)或其他可編程邏輯器件、分立的門或晶體管邏輯、分立的硬件組件、或其任何組合來實現或執(zhí)行。通用處理器可以是微處理器，但在替換方案中，處理器可以是任何常規(guī)的處理器、控制器、微控制器、或狀態(tài)機。處理器還可被實現為計算設備的組合，例如DSP與微處理器的組合、多個微處理器、與DSP核心協(xié)同的一個或多個微處理器、或者任何其他此類配置。
[0093]結合本公開所描述的方法或算法的步驟可直接在硬件中、在由處理器執(zhí)行的軟件模塊中、或在這兩者的組合中體現。軟件模塊可駐留在RAM、閃存、ROM、EPROM、EEPR0M、寄存器、硬盤、可移動盤、CD-ROM或本領域中所知的任何其他形式的存儲介質中。示例性存儲介質耦合到處理器以使得該處理器能從/向該存儲介質讀寫信息。在替換方案中，存儲介質可以被整合到處理器。處理器和存儲介質可駐留在ASIC中。ASIC可駐留在用戶終端中。替換地，處理器和存儲介質可作為分立組件駐留在用戶終端中。
[0094]在一個或多個示例性設計中，所描述的功能可以在硬件、軟件、固件、或其任何組合中實現。如果在軟件中實現，則各功能可以作為一條或多條指令或代碼存儲在計算機可讀介質上或藉其進行傳送。計算機可讀介質包括計算機存儲介質和通信介質兩者，包括促成計算機程序從一地向另一地轉移的任何介質。存儲介質可以是可被通用或專用計算機訪問的任何可用介質。作為示例而非限定，這樣的計算機可讀介質可以包括RAM、R0M、EEPR0M、 CD-ROM或其他光盤存儲、磁盤存儲或其他磁存儲設備、或能被用來攜帶或存儲指令或數據結構形式的指定程序代碼手段且能被通用或專用計算機、或者通用或專用處理器訪問的任何其他介質。任何連接也被正當地稱為計算機可讀介質。例如，如果軟件是使用同軸電纜、 光纖電纜、雙絞線、數字訂戶線(DSL)、或諸如紅外、無線電、以及微波之類的無線技術從web 網站、服務器、或其他遠程源傳送而來，則該同軸電纜、光纖電纜、雙絞線、DSL、或諸如紅外、 無線電、以及微波之類的無線技術就被包括在介質的定義之中。如本文中所使用的盤 (disk)和碟(disc)包括壓縮碟(CD)、激光碟、光碟、數字多用碟(DVD)、軟盤和藍光碟，其中盤(disk)往往以磁的方式再現數據而碟(disc)用激光以光學方式再現數據。上述的組合應當也被包括在計算機可讀介質的范圍內。
[0095]提供對本公開的先前描述是為使得本領域任何技術人員皆能夠制作或使用本公開。對本公開的各種修改對本領域技術人員而言將容易是顯而易見的，并且本文中所定義的普適原理可被應用到其他變型而不會脫離本公開的精神或范圍。由此，本公開并非旨在被限定于本文中所描述的示例和設計，而是應被授予與本文中所公開的原理和新穎性特征相一致的最廣范圍。
【主權項】
1.一種半導體器件，包括:柵極；毗鄰于所述柵極的第一有源觸點；第一堆疊式觸點，所述第一堆疊式觸點被電耦合至所述第一有源觸點并在側壁上包括 將所述第一堆疊式觸點與所述柵極電隔離的第一隔離層；以及第一通孔，所述第一通孔被電耦合至所述柵極并落在所述第一堆疊式觸點上以將所述 第一堆疊式觸點和所述第一有源觸點電耦合至所述柵極以使所述柵極接地。2.如權利要求1所述的器件，其特征在于，進一步包括:所述柵極和所述第一通孔之間的柵極觸點，所述柵極觸點在側壁上具有第二隔離層， 所述柵極觸點被自對齊到所述第一有源觸點以及和所述第一堆疊式觸點自對齊。3.如權利要求1所述的器件，其特征在于，進一步包括:毗鄰于所述柵極的第二有源觸點；以及相鄰的堆疊式觸點，所述相鄰的堆疊式觸點電耦合至所述第二有源觸點并和所述第二 有源觸點對齊，且和所述第一通孔自對齊，以將所述相鄰的堆疊式觸點與所述第一通孔電隔離。4.如權利要求3所述的器件，其特征在于，所述第一通孔和所述相鄰的堆疊式觸點自對齊。5.如權利要求1所述的器件，其特征在于，進一步包括:有源柵極；毗鄰于所述有源柵極的第二有源觸點；第二堆疊式觸點，所述第二堆疊式觸點被電耦合至所述第二有源觸點且在側壁上包括 將所述第二堆疊式觸點與所述有源柵極電隔離的第二隔離層；以及電耦合至所述有源柵極且和所述第二堆疊式觸點自對齊的第二通孔。6.如權利要求1所述的器件，其特征在于，所述柵極是虛柵極。7.如權利要求1所述的器件，其特征在于，所述器件被集成到移動電話、機頂盒、音樂播 放器、視頻播放器、娛樂單元、導航設備、計算機、手持式個人通信系統(tǒng)(PCS)單元、便攜式數 據單元、和/或位置固定的數據單元中。8.—種半導體器件，包括:柵極；毗鄰于所述柵極的第一有源觸點；以及電耦合至所述柵極和所述第一有源觸點且至少部分地與所述柵極和所述第一有源觸 點交疊的擴展堆疊式觸點，所述擴展堆疊式觸點和相鄰的堆疊式觸點自對齊以將所述擴展 堆疊式觸點與所述相鄰的堆疊式觸點電隔離。9.如權利要求8所述的器件，其特征在于，進一步包括:耦合在所述擴展堆疊式觸點和所述柵極之間的柵極觸點。10.如權利要求8所述的器件，其特征在于，進一步包括:有源柵極；毗鄰于所述有源柵極的第二有源觸點；第二堆疊式觸點，所述第二堆疊式觸點被電耦合至所述第二有源觸點且在側壁上包括將所述第二堆疊式觸點與所述有源柵極電隔離的第二隔離層；以及電耦合至所述有源柵極且和所述第二堆疊式觸點自對齊的通孔。11.如權利要求8所述的器件，其特征在于，所述柵極是虛柵極。12.如權利要求8所述的器件，其特征在于，所述器件被集成到移動電話、機頂盒、音樂 播放器、視頻播放器、娛樂單元、導航設備、計算機、手持式個人通信系統(tǒng)(PCS)單元、便攜式 數據單元、和/或位置固定的數據單元中。13.—種用于在器件有源區(qū)中將柵極電接地的方法，包括:形成毗鄰于所述柵極的第一有源觸點；形成電耦合至所述第一有源觸點的第一堆疊式觸點；以及在所述第一堆疊式觸點的側壁上沉積第一隔離層并且所述第一隔離層自對齊至所述 柵極，以至少部分地與所述第一有源觸點交疊。14.如權利要求13所述的方法，其特征在于，所述第一隔離層的交疊部分被安排成將所 述第一堆疊式觸點與所述柵極電隔離，所述方法進一步包括形成第一通孔，所述第一通孔 落在所述柵極上并落在所述第一堆疊式觸點的一部分上以將所述第一堆疊式觸點的所述 一部分電耦合至所述柵極同時保持與所述第一堆疊式觸點的其他部分電隔離。15.如權利要求14所述的方法，其特征在于，進一步包括:在所述柵極上形成柵極觸點；在所述柵極觸點的側壁上沉積所述第一隔離層，所述柵極觸點自對齊到所述第一有源 觸點且和所述第一堆疊式觸點自對齊，其中所述第一堆疊式的交疊部分通過所述第一隔離 層與所述柵極觸點電隔離，所述第一通孔落在所述第一柵極觸點上且與所述第一堆疊式觸 點的其他部分電隔離；以及在所述第一堆疊式觸點的表面的一部分上沉積第二隔離層。16.如權利要求13所述的方法，其特征在于，所述第一堆疊式觸點的交疊部分被電耦合 至所述柵極的一部分，所述第一堆疊式觸點和相鄰的堆疊式觸點自對齊以將所述相鄰的堆 疊式觸點與所述第一堆疊式觸點電隔離。17.如權利要求16所述的方法，其特征在于，進一步包括:在所述柵極上形成柵極觸點；在所述柵極觸點的側壁上沉積所述第一隔離層，所述柵極觸點自對齊至所述第一有源 觸點；以及在所述第一堆疊式觸點的表面的一部分上沉積第二隔離層。18.如權利要求13所述的方法，其特征在于，所述柵極是虛柵極。19.如權利要求13所述的方法，其特征在于，所述器件活躍區(qū)被集成到移動電話、機頂 盒、音樂播放器、視頻播放器、娛樂單元、導航設備、計算機、手持式個人通信系統(tǒng)(PCS)單 元、便攜式數據單元、和/或位置固定的數據單元中。20.—種半導體器件，包括:柵極；毗鄰于所述柵極的第一有源觸點；用于電耦合至所述第一有源觸點的裝置，該裝置包括用于將所述電耦合裝置與所述柵 極隔離的裝置；以及電耦合至所述柵極且落在所述電耦合裝置上以將所述電耦合裝置和所述第一有源觸 點電耦合至所述柵極以使所述柵極接地的第一通孔。21.如權利要求20所述的器件，其特征在于，進一步包括:所述柵極和所述第一通孔之間的柵極觸點，所述柵極觸點在側壁上具有第二隔離層， 所述柵極觸點被自對齊到所述第一有源觸點以及和所述耦合裝置自對齊。22.如權利要求21所述的器件，其特征在于，進一步包括:毗鄰于所述柵極的第二有源觸點；以及相鄰的堆疊式觸點，所述相鄰的堆疊式觸點電耦合至所述第二有源觸點并和所述第二 有源觸點對齊，且和所述第一通孔自對齊，以將所述相鄰的堆疊式觸點與所述第一通孔電隔離。23.如權利要求22所述的器件，其特征在于，所述第一通孔和所述相鄰的堆疊式觸點自對齊。24.如權利要求20所述的器件，其特征在于，進一步包括:有源柵極；毗鄰于所述有源柵極的第二有源觸點；堆疊式觸點，所述堆疊式觸點電耦合至所述第二有源觸點并且在側壁上包括將所述堆 疊式觸點與所述有源柵極電隔離的第二隔離層；以及電耦合至所述有源柵極且和所述堆疊式觸點自對齊的第二通孔。25.如權利要求20所述的器件，其特征在于，所述柵極是虛柵極。26.如權利要求25所述的器件，其特征在于，所述器件被集成到移動電話、機頂盒、音樂 播放器、視頻播放器、娛樂單元、導航設備、計算機、手持式個人通信系統(tǒng)(PCS)單元、便攜式 數據單元、和/或位置固定的數據單元中。
【文檔編號】H01L23/522GK105981157SQ201580008258
【公開日】2016年9月28日
【申請日】2015年1月8日
【發(fā)明人】S·S·宋, Z·王, O·翁, K·利姆, J·J·朱, X·陳, F·萬, R·G·斯特凡尼, C·F·耶普
【申請人】高通股份有限公司