專利名稱：伺服電機的控制方法與電路的制作方法
技術領域：
本發(fā)明涉及一種伺服電機的控制方法與電路，尤其涉及一種基于硬件邏輯門電路 的刺繡機伺服電機的控制方法與電路。
背景技術：
刺繡機伺服電機的控制是由復雜的時序邏輯控制信號的組合實現(xiàn)的，控制信號分 為輸出控制信號和輸入控制信號，其中輸出控制信號包括啟動信號、剎車信號和速度信號， 輸入信號包括安裝在伺服電機側的編碼器的A相脈沖信號、B相脈沖信號和Z相脈沖信號。 控制系統(tǒng)實時監(jiān)控A相脈沖信號、B相脈沖信號和Z相脈沖信號，將這些輸入信號按照一 定的邏輯關系和數學公式處理后作為輸出控制邏輯的約束條件，控制輸出邏輯的時序和組 合，輸出的控制信號的邏輯組合實現(xiàn)對刺繡機伺服電機的啟動、停止、鎖定主軸、松開主軸、 主軸剎車以及速度調整等動作的控制。其中，速度調整和剎車到位控制是刺繡機伺服電機 控制中的要點和難點，速度調整的柔和度將影響整體繡作工作和繡品質量，剎車能否到位 將會影響刺繡機能否進行下一步的工作?，F(xiàn)有技術中控制信號的邏輯組合和輸出控制是通過軟件的方式實現(xiàn)的，程序根據 當前的約束條件，按照控制關系和順序執(zhí)行的結構依次將控制信號輸出。不同的控制信號 按照順序的方式被設置。圖1是現(xiàn)有技術中伺服電機速度調整流程圖。伺服電機的速度調整通過調整速度 控制信號的輸出頻率實現(xiàn)，輸出信號的頻率越高，伺服電機轉速越快。速度控制信號由定時 器負責輸出，每次改變速度時，需要重新設置定時器的中斷時間，再在中斷處理程序中控制 速度控制信號的輸出邏輯，其工作流程如圖1所示。現(xiàn)有技術對A相脈沖信號、B相脈沖信號和Z相脈沖信號的檢測也是通過軟件中 斷的方式實現(xiàn)的。脈沖信號有效時發(fā)出中斷請求，控制系統(tǒng)響應中斷，進入中斷處理程序， 設置約束條件并反饋給輸出控制。伺服電機剎車到位是指伺服電機停止轉動時，伺服電機的位置在編碼器輸出的Z 相脈沖的有效電平即高電平之內。圖2是現(xiàn)有技術伺服電機剎車到位控制的流程圖，如圖 2所示，先要將A相脈沖中斷和Z相脈沖中斷設置為無效，然后降低伺服電機速度控制信號 的輸出頻率，即降低伺服電機的速度。由于伺服電機的原始轉速很快，距離下降到設定的速 度需要較長時間，所以需要先進行預剎車操作，即將啟動信號設置為無效，剎車信號設置為 有效，并延時一定時間。定時器定時溢出時，將啟動信號設置為有效，剎車信號設置為無效， 循環(huán)檢測Z相脈沖信號的有效電平。當伺服電機慢慢滑動進入Z相脈沖信號的有效電平之 內，并經過了一定個數的A相脈沖信號，說明伺服電機已經完全進入到了 Z相脈沖信號的有 效電平之內，將啟動信號設置為無效，將剎車信號設置為有效，主軸停止轉動，至此，剎車到 位控制完成。在控制信號的邏輯組合和輸出控制的軟件實現(xiàn)過程中，由于軟件流程本身的順序 結構，控制信號的輸出必須是順序執(zhí)行的，從而導致伺服電機的控制在時序上出現(xiàn)不同步的現(xiàn)象，尤其當有其他中斷源或檢測到位時，再輸出控制信號，將無法達到同步。在軟件檢 測A相脈沖和Z相脈沖時不使用中斷，可以減少程序的斷點，但是，檢測的速度和穩(wěn)定程度 會受到極大限制。另外，在對伺服電機的速度進行調整時，由于時序的不同步，速度控制信號的頻率 不能線性變化，使得伺服電機的速度變化不均勻，造成主軸變速時的噪音很大，影響伺服電 機的使用壽命。

發(fā)明內容
本發(fā)明的目的是提供一種伺服電機的控制方法與電路，用于解決現(xiàn)有技術中伺服 電機控制過程中時序不同步以及速度調整過程中速度變化不均勻的問題，減少主軸變速時 的噪音，提高主軸使用壽命。本發(fā)明提供了一種伺服電機的控制方法，控制電路根據接收到的計算機發(fā)出的控 制指令，對伺服驅動器進行控制，所述伺服驅動器包括啟動信號輸入端、速度信號輸入端、 剎車信號輸入端，所述伺服驅動器控制一伺服電機，所述方法包括當所述控制指令為啟動命令時，所述控制電路生成一啟動信號，并將預先設置的 啟動速度值發(fā)送給一速度脈沖序列生成器；所述速度脈沖序列生成器根據輸入的所述啟動速度值，產生一啟動速度脈沖序 列，所述啟動速度脈沖序列的頻率與所述啟動速度值相對應；向所述伺服驅動器的啟動信號輸入端輸出所述啟動信號，向所述伺服驅動器的速 度信號輸入端輸出所述啟動速度脈沖序列。本發(fā)明還提供了一種伺服電機的控制方法，控制電路根據接收到的計算機發(fā)出的 控制指令，對伺服驅動器進行控制，所述伺服驅動器包括啟動信號輸入端、速度信號輸入 端、剎車信號輸入端，所述伺服驅動器控制一伺服電機，所述方法包括當所述控制指令為剎車命令時，生成一剎車信號，提取剎車參數，并將剎車速度值 發(fā)送給一速度脈沖序列生成器；所述速度脈沖序列生成器根據輸入的所述剎車速度值生成一剎車速度脈沖序列， 所述剎車速度脈沖序列的頻率與所述剎車速度值相對應；根據第一定時參數設置并啟動一剎車定時器，所述剎車定時器的計數周期為所述 第一定時參數；停止向所述伺服驅動器的啟動信號輸入端輸出啟動信號；向所述伺服驅動器的剎車信號輸入端輸出所述剎車信號，并向所述伺服驅動器的 速度信號輸入端輸出所述剎車速度脈沖序列；當所述剎車定時器溢出時，向所述伺服驅動器的啟動信號輸入端輸出所述啟動信 號，停止向所述伺服驅動器的剎車信號輸入端輸出所述剎車信號，停止向所述伺服驅動器 的速度信號輸入端輸出所述剎車速度脈沖序列；通過設置在所述伺服電機側的編碼器，檢測當前伺服電機的速度，判斷所述當前 伺服電機的速度是否達到剎車到位速度，如果是，則執(zhí)行停止向所述伺服驅動器的啟動信 號輸入端輸出所述啟動信號，向所述伺服驅動器的剎車信號輸入端輸出所述剎車信號的操 作，反之，則執(zhí)行繼續(xù)檢測并判斷的操作。
本發(fā)明又提供了一種伺服電機的控制方法，控制電路根據接收到的計算機發(fā)出的 控制指令，對伺服驅動器進行控制，所述伺服驅動器包括啟動信號輸入端、速度信號輸入 端、剎車信號輸入端，所述伺服驅動器控制一伺服電機，所述方法包括當所述控制指令為速度調整命令時，將當前的伺服電機速度值和所述速度調整命 令中包含的速度增量的加和發(fā)送給一速度脈沖序列生成器；所述速度脈沖序列生成器根據輸入的所述當前的伺服電機速度值和所述速度增 量的加和生成一速度調整脈沖序列，所述速度調整脈沖序列的頻率與所述當前的伺服電機 速度值與所述速度增量的加和相對應；根據第二定時參數設置并啟動一速度調整定時器，所述速度調整定時器的計數周 期為所述第二定時參數；當所述速度調整定時器溢出時，執(zhí)行根據當前的伺服電機速度值和所述速度增量 的加和生成一速度調整脈沖序列和重新啟動所述速度調整定時器的操作，重復此操作，直 到當前的伺服電機速度值與所述速度增量的加和與目標調整速度相等為止。本發(fā)明提供了一種伺服電機的控制電路，包括剎車命令處理單元，用于當接收到剎車命令后，生成并發(fā)送剎車信號給伺服驅動 器的剎車信號輸入端，提取剎車參數，啟動速度脈沖序列生成器和剎車定時器，以及對剎車 過程中發(fā)送給所述伺服驅動器的信號的啟動/停止的控制；所述速度脈沖序列生成器，用于根據輸入的速度值產生一速度脈沖序列，并輸出 給所述伺服驅動器的速度信號輸入端；所述剎車定時器，與所述剎車命令處理單元連接，用于當所述剎車定時器溢出時， 向所述剎車命令處理單元發(fā)送一操作指示；檢測計算模塊，用于檢測編碼器輸出的A相脈沖、B相脈沖和Z相脈沖，并計算在 所述Z相脈沖的有效電平內所述A相脈沖的個數；存儲單元，用于存儲與所述剎車命令中包含的所述剎車參數相對應的映射表，所 述映射表包含與所述剎車參數對應的剎車速度值與第一定時參數，所述第一定時參數與所 述剎車定時器的計數周期相對應。本發(fā)明還提供了一種伺服電機的控制電路，包括速度調整命令處理單元，用于當接收到速度調整命令后，提取速度調整參數，并啟 動速度脈沖序列生成器和速度調整定時器，以及在速度調整過程中根據所述速度調整定時 器的溢出指示，執(zhí)行重啟所述速度調整定時器和調整所述速度脈沖序列生成器的操作；所述速度脈沖序列生成器，用于根據輸入的速度值產生一速度脈沖序列，并輸出 給所述伺服驅動器的速度信號輸入端；所述速度調整定時器，與所述速度調整命令處理單元連接，用于當所述速度調整 定時器溢出時，向所述速度調整命令處理單元發(fā)送一操作指示；存儲單元，用于存儲與所述速度調整命令中包含的速度調整參數對應的映射表， 所述映射表包含與所述速度調整參數對應的速度增量、第二定時參數及目標調整速度，所 述第二定時參數與所述速度調整定時器的計數周期相對應。本發(fā)明提供的伺服電機的控制方法與電路是基于硬件邏輯門電路實現(xiàn)的，在對伺 服電機控制的穩(wěn)定性、反應速度上都高于軟件結構，且多個邏輯控制信號可以同時輸入和輸出，而輸入信號到輸出信號的反饋延時相對于輸出邏輯周期非常短，可以忽略不計，所以 本發(fā)明提供的伺服電機的控制方法和電路能夠滿足伺服電機對輸出信號和輸入信號同步 性的要求，克服了伺服電機軟件控制過程中順序執(zhí)行導致的在時序上不同步的現(xiàn)象，同時 解決了速度調整過程中速度變化不均勻的問題，減少了主軸變速過程中的噪音，提高了主 軸的使用壽命。


圖1是現(xiàn)有技術中伺服電機速度調整流程圖；圖2是現(xiàn)有技術伺服電機剎車到位控制的流程圖；圖3是本發(fā)明伺服電機的控制方法的一實施例的流程圖；圖4是本發(fā)明伺服電機的控制方法的又一實施例的流程圖；圖5是本發(fā)明伺服電機的控制方法的另一實施例的流程圖；圖6是本發(fā)明伺服電機的控制電路的一實施例的結構示意圖；圖7 (a)是本發(fā)明基于FPGA的剎車過程控制信號輸出波形圖；圖7 (b)是本發(fā)明基于FPGA的剎車過程速度調整的波形圖；圖7(c)是本發(fā)明基于FPGA的剎車過程編碼器輸出的檢測波形圖。
具體實施例方式下面通過附圖和實施例，對本發(fā)明的技術方案做進一步的詳細描述。圖3是本發(fā)明伺服電機的控制方法的一實施例的流程圖，控制電路根據接收到的 計算機發(fā)出的啟動命令，對伺服驅動器進行控制，所述伺服驅動器控制一伺服電機。如圖3 所示，控制器接收來自計算機的啟動命令，如圖3步驟S31所述。接著，步驟S32，控制電路 產生一啟動信號，同時控制電路獲取預先設置的啟動速度值發(fā)送給速度脈沖序列生成器， 本實施例中控制電路根據啟動命令從一存儲單元內獲取啟動速度值，所述啟動速度值預先 固化在存儲單元內。速度脈沖序列生成器根據輸入的啟動速度值產生啟動速度脈沖序列， 如圖3步驟S33所述。由于本實施例提供的控制方法是基于硬件邏輯門電路實現(xiàn)的，多個控 制信號可以同時輸出，例步驟S32與步驟S33是同時實現(xiàn)的。接著，控制電路向伺服驅動器 的啟動信號輸入端和速度信號輸入端分別輸出啟動信號和啟動速度脈沖序列，如圖3步驟 S34所述，這時伺服驅動器會將接收到的兩路控制信號轉化成交流信號輸送給伺服電機，控 制伺服電機的啟動。本實施例提供的控制方法是基于硬件邏輯門電路實現(xiàn)的，與現(xiàn)有技術中的軟件實 現(xiàn)方法相比，本實施例的方法在穩(wěn)定性、反映速度上都要高于軟件結構，同時由于硬件電路 內部時鐘參考基準的精度很高，控制邏輯的時序輸出非常穩(wěn)定，多個邏輯控制信號可以同 時輸出和輸入，而且輸入信號反饋到輸出控制邏輯的延時相對于輸出邏輯周期可以忽略不 計，滿足電機控制輸出信號與輸入信號的同步要求，因此克服了伺服電機軟件控制過程中 順序執(zhí)行導致的在時序上不同步的現(xiàn)象，提高了對伺服電機主軸的控制精度。圖4是本發(fā)明伺服電機的控制方法的又一實施例的流程圖，在一繡作工作過程中 可能隨時需要伺服電機減速或是停止工作，此時計算機會向控制電路發(fā)送減速命令和剎車 命令。
當計算機向控制電路發(fā)送剎車命令時，本實施提供的控制方法的工作流程如圖4 所示，步驟S40控制電路接收到計算機發(fā)送的剎車命令后，啟動一剎車信號，即圖4步驟S42 所述生成剎車信號，并將剎車速度值發(fā)送給速度脈沖序列生成器，速度脈沖序列生成器根 據輸入的剎車速度值生成一剎車速度脈沖序列，如圖4步驟S43所述，將伺服電機的速度先 降低到一爬行速度，此時剎車速度脈沖序列的頻率與爬行速度相對應；由于此時伺服電機 處于正常運作狀態(tài)，需要將啟動信號設置為無效，即圖4步驟S41所述，停止啟動信號；控制 電路在產生上述信號或命令的同時將其分別發(fā)送到伺服驅動器的相應輸入端，即剎車速度 脈沖序列輸入到伺服驅動器的速度信號輸入端，剎車信號輸入伺服驅動器的剎車信號輸入 端。步驟S44，控制電路在產生上述操作的同時啟動一剎車定時器，由于伺服電機在正 常工作時的速度很快，將其速度降低到爬行速度需要一定的時間，故啟動定時器延時一段 時間，目的在于將伺服電機的速度迅速降低。但是，由于負載和伺服電機磁滯的不確定性， 每臺機器的延時時間不一樣，但每一臺機器的延時時間是固定的。本實施例中所有定時器 采用2ms的基礎時鐘，延時時間可以通過數據總線進行靈活設定，范圍在2ms到512ms。對 于刺繡機而言，半秒鐘足以使慢動的主軸停止轉動，所以在此范圍內一定可以使得主軸到 達設定的爬行速度。且由圖4可以看出步驟S41、S42、S43、S44是同時實現(xiàn)的，因為本實施 例提供的控制方法是基于硬件邏輯門電路實現(xiàn)的，多路邏輯控制信號可以同時輸入輸出， 所以上述控制操作可以同時進行，避免了不同步對伺服電機的操作帶來的不利影響。接著，當延時時間到達即剎車定時器溢出時，同時向伺服驅動器的啟動信號輸入 端輸出啟動信號，如圖4步驟S45所述；停止向伺服驅動器的剎車信號輸入端輸出剎車信 號，如圖4步驟S46所述；停止向伺服驅動器的速度信號輸入端輸出剎車速度脈沖序列。同 時，步驟S47,控制電路開始檢測編碼器的輸出信號中的A相脈沖信號與Z相脈沖信號，同 時計數進入Z相脈沖信號有效電平即高電平內的A相脈沖信號的個數，并判斷是否大于等 于預先設定的閾值，是，說明伺服電機停止轉動時，伺服電機的位置在編碼器的Z相脈沖的 輸出電平范圍之內，即目前伺服電機的速度達到了剎車到位的速度，則執(zhí)行步驟S48、步驟 S49，反之，則執(zhí)行繼續(xù)檢測并判斷的操作；當執(zhí)行到步驟S48即停止向伺服驅動器的啟動 信號輸入端輸出啟動信號，步驟S49即向伺服驅動器的剎車信號輸入端輸出剎車信號時， 伺服驅動器此時的速度控制信號的頻率非常的低，伺服主機的轉速也很低，可以完全停止。本實施例提供的控制方法是基于硬件邏輯門電路實現(xiàn)的，與現(xiàn)有技術中的軟件實 現(xiàn)方法相比，本實施例的方法在穩(wěn)定性、反映速度上都要高于軟件結構，同時由于硬件電路 內部時鐘參考基準的精度很高，控制邏輯的時序輸出非常穩(wěn)定，多個邏輯控制信號可以同 時輸出和輸入，而且輸入信號反饋到輸出控制邏輯的延時相對于輸出邏輯周期可以忽略不 計，滿足電機控制輸出信號與輸入信號的同步要求，因此克服了伺服電機軟件控制過程中 順序執(zhí)行導致的在時序上不同步的現(xiàn)象，提高了對伺服電機主軸的控制精度。圖5是本發(fā)明伺服電機的控制方法的另一實施例的流程圖，此時計算機向控制電 路發(fā)送速度調整命令，其工作流程如圖5所示，步驟S51，接收到計算機發(fā)送的速度調整命 令后，控制電路執(zhí)行步驟S52根據當前電機速度值和速度增量產生速度調整脈沖序列，送 入伺服驅動器的速度信號輸入端，由伺服驅動器根據當前速度調整脈沖序列的頻率控制伺 服電機進行速度調整，步驟S53，同時啟動速度調整定時器，所述速度調整定時器的定時參數可以是預先存儲在存儲單元內的一映射表中與速度調整命令中的速度增量相對應的速 度調整定時參數，但并不限于此。當速度調整定時器溢出后，執(zhí)行判斷當前速度與目標速度是否相等的操作，如果 相等，說明速度調整任務已經完成，速度脈沖序列生成器可以以此速度值產生速度調整脈 沖序列并輸出給伺服驅動器的速度信號輸入端；反之，執(zhí)行步驟S54，計算當前伺服電機速 度值與速度增量和，形成新的當前的伺服電機速度值，并根據新的當前伺服電機速度值產 生速度調整脈沖序列，并重新啟動速度調整定時器，直至當前速度與目標速度相等，如圖5 步驟S55、S56所述。在本實施例中速度脈沖序列生成器由一分頻器實現(xiàn)，根據當前速度值 設置分頻器的分頻比，產生與當前速度值具有相適應的頻率的速度調整脈沖序列，輸出給 伺服驅動器的速度信號輸入端，使其控制伺服電機的速度。本實施例提供的控制方法是基于硬件邏輯門電路實現(xiàn)的，其控制時序是由硬件實 現(xiàn)的，由于硬件電路在穩(wěn)定性和反應速度上都比軟件結構要高，使得控制邏輯中的輸入與 輸出可以同時實現(xiàn)，滿足電機對控制信號同步的要求，故在速度調整過程中，輸出的速度調 整脈沖序列的頻率變化是線性的，保證了速度調整過程中速度變化的均勻性和平和度，降 低了電機變速時的噪音，提高了電機的使用壽命。圖6是本發(fā)明伺服電機的控制電路的一實施例的結構示意圖，如圖6所示，控制電 路60用于輸出控制伺服電機的動作的邏輯控制時序，接收來自計算機90的控制指令和編 碼器80的輸出信號，計算機90發(fā)出的控制指令可以是啟動命令、剎車命令或者速度調整命 令，編碼器80的輸出信號為A相脈沖信號、B相脈沖信號和Z相脈沖信號，用于判斷伺服電 機主軸的角度和轉動方向?？刂齐娐?0的輸出控制伺服驅動器70，伺服驅動器70包括啟 動信號輸入端、速度信號輸入端、剎車信號輸入端，通過與編碼器80連接形成閉環(huán)控制電 路，以控制伺服電機。本實施例中提供的控制電路60包括啟動命令處理單元62，與存儲單元66和速度 脈沖序列生成器65連接，用于接收計算機90發(fā)出的啟動命令，并生成一啟動信號，將生成 的啟動信號輸出到伺服驅動器70的啟動信號輸入端，同時將從存儲單元66中獲取的啟動 速度值發(fā)送給速度脈沖序列生成器65 ；速度脈沖序列生成器65根據輸入的速度值產生一 速度脈沖序列，并將其輸出給伺服驅動器70的速度信號輸入端，由伺服驅動器70根據接收 到的速度脈沖序列去控制伺服電機的啟動。本實施例提供的伺服電機的控制電路是在現(xiàn)場可編程門陣列 (Field-Programmable Gate Array ；以下簡稱FPGA)上實現(xiàn)的，還可以在復雜可編程邏輯 器件(Complex Programmable Logic Device ；以下簡稱CPLD)上實現(xiàn)，具體的如速度脈沖 序列生成器65可以是根據啟動速度值設置分頻比的一分頻器，分頻器輸出的脈沖信號的 頻率與啟動速度值相對應?；贔PGA電路的特點，本實施例提供的控制電路在穩(wěn)定性、反 應速度上都高于軟件結構，且多個邏輯控制信號可以同時輸入和輸出，而輸入信號到輸出 信號的反饋延時相對于輸出邏輯周期可以忽略不計，所以本實施例提供的控制電路能夠滿 足伺服電機對輸出信號和輸入信號同步性的要求，克服了現(xiàn)有軟件實現(xiàn)時時序上存在的不 同步現(xiàn)象，提高了對伺服電機主軸的控制精度。本發(fā)明又一實施例的伺服電機的控制電路60包括剎車命令處理單元63，連接有 剎車定時器67、檢測計算模塊68、存儲單元66以及速度脈沖序列生成器65，如圖6所示。
剎車命令處理單元63，用于接收計算機90發(fā)出的剎車命令，生成一剎車信號，將 所生成的剎車信號輸出給伺服驅動器70的剎車信號輸入端，提取剎車命令中的剎車參數， 啟動速度脈沖序列生成器65和剎車定時器67，以及對剎車過程中發(fā)送給伺服驅動器70的 信號的啟動/停止的控制，具體地為剎車開始時，停止向伺服驅動器70的啟動信號輸入端 輸出啟動信號，并向剎車信號輸入端輸出剎車信號，向速度信號輸入端輸出剎車速度脈沖 序列；當剎車定時器溢出時，向伺服驅動器的啟動信號輸入端輸出啟動信號，分別停止向剎 車信號輸入端和速度信號輸入端輸出剎車信號和剎車速度脈沖序列。剎車定時器67用于當剎車定時器溢出時，向剎車命令處理單元63發(fā)送一操作指 示，剎車命令處理單元63根據此指示進行下一步的控制操作，具體地為如上述對伺服驅 動器70的輸入信號的控制，以及發(fā)出檢測當前伺服電機的速度的指令。速度脈沖序列生成器65同在上一實施例中的作用，差別在于所輸出的速度脈沖 序列的頻率不同，故不再累述。檢測計算模塊68，用于根據剎車命令處理單元63發(fā)出的指令檢測編碼器80輸出 的A相脈沖、B相脈沖和Z相脈沖，并計算在Z相脈沖的有效電平即Z相脈沖信號的高電平 內的A相脈沖的個數，用以判斷剎車是否到位，如果此時計得的A相脈沖個數達到預先設定 的閾值，則說明剎車到位，此時電機的速度非常低，可以啟動剎車信號徹底剎車。存儲單元66，存儲有與剎車命令中包含的剎車參數相對應的映射表，所述映射表 包含與剎車參數對應的剎車速度值與第一定時參數，第一定時參數與剎車定時器67的計 數周期相對應。本實施例提供的伺服電機的控制電路是在FPGA上實現(xiàn)的，當然還可以在CPLD上 實現(xiàn)。基于FPGA的剎車控制過程的仿真波形如圖7 (a)、圖7 (b)、圖7 (c)所示，其中圖7 (a) 是本發(fā)明基于FPGA的剎車過程控制信號輸出波形圖，如圖7(a)所示，啟動信號為低電平即 被設置為無效，剎車信號為高電平，即由剎車命令處理單元所產生的剎車信號；圖7(b)是 本發(fā)明基于FPGA的剎車過程速度調整的波形圖，如圖7(b)所示，剎車過程中啟動信號被重 新設置為有效，剎車信號被設置為無效，從速度波形圖可以看出，速度脈沖序列的頻率明顯 減小，說明此時伺服電機的速度已經降低，并開始檢測Z相脈沖信號的有效電平；圖7(c)是 本發(fā)明基于FPGA的剎車過程編碼器輸出的檢測波形圖。每臺機器的機械結構存在差異，計 數A相脈沖信號的個數也有差異，本實施例中編碼器80的Z相脈沖信號之中包含著14個 A相脈沖信號，只有在進入Z相脈沖信號之后再經過7個A相脈沖信號，主軸才能真正的到 達目的位置，如圖7 (c)所示，在Z相脈沖信號的有效電平內包含7個A相脈沖信號，說明伺 服電機已達到剎車到位速度，可以徹底剎車。用戶可以根據實際情況，在剎車前通過總線設 置A相脈沖信號的計數個數即閾值，并不限于本實施例中的數值。本實施例提供的伺服電機的控制電路在穩(wěn)定性、反應速度上都高于軟件結構，且 多個邏輯控制信號可以同時輸入和輸出，而輸入信號到輸出信號的反饋延時相對于輸出邏 輯周期幾乎可以忽略不計，所以本實施例提供的控制電路能夠滿足伺服電機對輸出信號和 輸入信號同步性的要求，克服了現(xiàn)有軟件實現(xiàn)時時序上存在的不同步現(xiàn)象，提高了對伺服 電機主軸的控制精度。本發(fā)明又一實施例的控制電路60包括速度調整命令處理單元61，連接有速度調 整定時器64、速度脈沖序列生成器65以及存儲單元66，如圖6所示。
速度調整命令處理單元61，用于接收到計算機90發(fā)出的速度調整命令后，提取速 度調整命令中的參數，啟動速度脈沖序列生成器65和速度調整定時器64，以及在速度調整 過程中根據速度調整定時器64的溢出指示，重啟速度調整定時器64和速度脈沖序列生成 器65。速度脈沖序列生成器65同在上述實施例中的作用，差別在于所輸出的速度脈沖 序列的頻率不同，故不再累述。速度調整定時器64，用于當速度調整定時器64溢出時，向速度調整命令處理單元 61發(fā)送一操作指示，速度調整命令處理單元61根據此指示進行下一步的控制操作，具體地 為當當前的伺服電機速度值與速度增量的加和與目標調整速度不相等時，發(fā)啟動速度調 整定時器64和調整速度脈沖序列生成器65的指令。存儲單元66，存儲有與速度調整命令中包含的參數對應的映射表。本實施例的映 射表包含與速度調整參數對應的速度增量與第二定時參數以及目標速度，速度調整命令處 理單元61通過此映射表獲取所需參數，設定速度調整定時器的計數周期，即第二定時參數 與速度調整定時器64的計數周期相對應。本實施例提供的伺服電機的控制電路是由FPGA實現(xiàn)的，也可以在CPLD上實現(xiàn)，其 控制時序是由具體的門電路實現(xiàn)的，由于硬件電路在穩(wěn)定性和反應速度上都比軟件結構要 高，使得控制邏輯中的輸入與輸出可以同時實現(xiàn)，滿足電機對控制信號同步的要求，故在速 度調整過程中，輸出的速度調整脈沖序列的頻率變化是線性的，保證了速度調整過程中速 度變化的均勻性與平和度，降低了電機變速時的噪音，提高了電機的使用壽命。以上各實施例中的伺服電機的控制電路只是一種選擇實施例，本發(fā)明并不限于 此。本領域的技術人員可以根據需要進行任意的組合，例如，將接收啟動命令的控制電路與 接收剎車命令的控制電路進行組合的兩兩組合形式，也可以是將分別接收啟動、剎車、速度 調整命令的電路進行組合。當然，在組合過程中將具有相同或相似功能的單元進行合并處 理是本領域技術人員很容易想到的，例如將啟動命令中用到的存儲單元和速度調整命令中 用到的存儲單元設置為一個，將多個映射表合并為一個等。同時在硬件電路進行組合時，可 以將相應的控制方法進行組合，使其相互適應。以上各實施例的伺服電機的控制電路均由邏輯門電路實現(xiàn)，例如速度脈沖序列生 成器可以是根據啟動速度值設置分頻比的一分頻器，分頻器輸出的脈沖信號的頻率與啟動 速度值相對應?；谶壿嬮T電路的特點，本實施例提供的控制電路在穩(wěn)定性、反應速度上都 高于軟件結構，且多個邏輯控制信號可以同時輸入和輸出，而輸入信號到輸出信號的反饋 延時相對于輸出邏輯周期幾乎可以忽略不計，所以本實施例提供的控制電路能夠滿足伺服 電機對輸出信號和輸入信號同步性的要求，克服了現(xiàn)有軟件實現(xiàn)時時序上存在的不同步現(xiàn) 象，同時，輸出的速度調整脈沖序列的頻率變化是線性的，保證了速度調整過程中速度變化 的均勻性與平和度，降低了電機變速時的噪音，改善了伺服電機的使用壽命。最后應說明的是以上實施例僅用以說明本發(fā)明的技術方案而非對其進行限制， 盡管參照較佳實施例對本發(fā)明進行了詳細的說明，本領域的普通技術人員應當理解其依 然可以對本發(fā)明的技術方案進行修改或者等同替換，而這些修改或者等同替換亦不能使修 改后的技術方案脫離本發(fā)明技術方案的精神和范圍。
權利要求
一種伺服電機的控制方法，其特征在于，控制電路根據接收到的計算機發(fā)出的控制指令，對伺服驅動器進行控制，所述伺服驅動器包括啟動信號輸入端、速度信號輸入端、剎車信號輸入端，所述伺服驅動器控制一伺服電機，所述方法包括當所述控制指令為啟動命令時，所述控制電路生成一啟動信號，并將預先設置的啟動速度值發(fā)送給一速度脈沖序列生成器；所述速度脈沖序列生成器根據輸入的所述啟動速度值，產生一啟動速度脈沖序列，所述啟動速度脈沖序列的頻率與所述啟動速度值相對應；向所述伺服驅動器的啟動信號輸入端輸出所述啟動信號，向所述伺服驅動器的速度信號輸入端輸出所述啟動速度脈沖序列。
2.根據權利要求1所述的伺服電機的控制方法，其特征在于，還包括當所述控制指令為剎車命令時，生成一剎車信號，提取剎車參數，并將剎車速度值發(fā)送 給所述速度脈沖序列生成器；所述速度脈沖序列生成器根據輸入的所述剎車速度值生成一剎車速度脈沖序列，所述 剎車速度脈沖序列的頻率與所述剎車速度值相對應；根據第一定時參數設置并啟動一剎車定時器，所述剎車定時器的計數周期為所述第一 定時參數；停止向所述伺服驅動器的啟動信號輸入端輸出所述啟動信號； 向所述伺服驅動器的剎車信號輸入端輸出所述剎車信號，并向所述伺服驅動器的速度 信號輸入端輸出所述剎車速度脈沖序列；當所述剎車定時器溢出時，向所述伺服驅動器的啟動信號輸入端輸出所述啟動信號， 停止向所述伺服驅動器的剎車信號輸入端輸出所述剎車信號，停止向所述伺服驅動器的速 度信號輸入端輸出所述剎車速度脈沖序列；通過設置在所述伺服電機側的編碼器，檢測當前伺服電機的速度，判斷所述當前伺服 電機的速度是否達到剎車到位速度，如果是，則執(zhí)行停止向所述伺服驅動器的啟動信號輸 入端輸出所述啟動信號，向所述伺服驅動器的剎車信號輸入端輸出所述剎車信號的操作， 反之，則執(zhí)行繼續(xù)檢測并判斷的操作。
3.根據權利要求2所述的伺服電機的控制方法，其特征在于，還包括根據所述剎車命 令中包含的剎車參數從預先存儲于一存儲單元的一映射表中獲取所述剎車速度值和所述 第一定時參數。
4.根據權利要求2所述的伺服電機的控制方法，其特征在于，所述通過設置在所述伺 服電機側的編碼器，檢測當前伺服電機的速度，判斷所述當前伺服電機的速度是否達到剎 車到位速度具體為檢測所述編碼器輸出的Z相脈沖和A相脈沖，并判斷所述Z相脈沖的有效電平內包含 的所述A相脈沖的個數是否大于等于預先設定的閾值，是，說明所述當前伺服電機的速度 達到所述剎車到位速度。
5.根據權利要求1所述的伺服電機的控制方法，其特征在于，還包括當所述控制指令為速度調整命令時，將當前的伺服電機速度值和所述速度調整命令中 包含的速度增量的加和發(fā)送給所述速度脈沖序列生成器；所述速度脈沖序列生成器根據輸入的所述當前的伺服電機速度值和所述速度增量的加和生成一速度調整脈沖序列，所述速度調整脈沖序列的頻率與所述當前的伺服電機速度 值與所述速度增量的加和相對應；根據第二定時參數設置并啟動一速度調整定時器，所述速度調整定時器的計數周期為 所述第二定時參數；當所述速度調整定時器溢出時，執(zhí)行根據當前的伺服電機速度值和所述速度增量生成 一速度調整脈沖序列和重新啟動所述速度調整定時器的操作，重復此操作，直到當前的伺 服電機速度值與所述速度增量的和與目標調整速度相等為止。
6.一種伺服電機的控制方法，其特征在于，控制電路根據接收到的計算機發(fā)出的控制 指令，對伺服驅動器進行控制，所述伺服驅動器包括啟動信號輸入端、速度信號輸入端、剎 車信號輸入端，所述伺服驅動器控制一伺服電機，所述方法包括當所述控制指令為剎車命令時，生成一剎車信號，提取剎車參數，并將剎車速度值發(fā)送 給一速度脈沖序列生成器；所述速度脈沖序列生成器根據輸入的所述剎車速度值生成一剎車速度脈沖序列，所述 剎車速度脈沖序列的頻率與所述剎車速度值相對應；根據第一定時參數設置并啟動一剎車定時器，所述剎車定時器的計數周期為所述第一 定時參數；停止向所述伺服驅動器的啟動信號輸入端輸出啟動信號；向所述伺服驅動器的剎車信號輸入端輸出所述剎車信號，并向所述伺服驅動器的速度 信號輸入端輸出所述剎車速度脈沖序列；當所述剎車定時器溢出時，向所述伺服驅動器的啟動信號輸入端輸出所述啟動信號， 停止向所述伺服驅動器的剎車信號輸入端輸出所述剎車信號，停止向所述伺服驅動器的速 度信號輸入端輸出所述剎車速度脈沖序列；通過設置在所述伺服電機側的編碼器，檢測當前伺服電機的速度，判斷所述當前伺服 電機的速度是否達到剎車到位速度，如果是，則執(zhí)行停止向所述伺服驅動器的啟動信號輸 入端輸出所述啟動信號，向所述伺服驅動器的剎車信號輸入端輸出所述剎車信號的操作， 反之，則執(zhí)行繼續(xù)檢測并判斷的操作。
7.根據權利要求6所述的伺服電機的控制方法，其特征在于，所述通過設置在所述伺 服電機側的編碼器，檢測當前伺服電機的速度，判斷所述當前伺服電機的速度是否達到剎 車到位速度具體為檢測所述編碼器輸出的Z相脈沖和A相脈沖，并判斷所述Z相脈沖的有效電平內包含 的所述A相脈沖的個數是否大于等于預先設定的閾值，是，說明所述當前伺服電機的速度 達到所述剎車到位速度。
8.一種伺服電機的控制方法，其特征在于，控制電路根據接收到的計算機發(fā)出的控制 指令，對伺服驅動器進行控制，所述伺服驅動器包括啟動信號輸入端、速度信號輸入端、剎 車信號輸入端，所述伺服驅動器控制一伺服電機，所述方法包括當所述控制指令為速度調整命令時，將當前的伺服電機速度值和所述速度調整命令中 包含的速度增量的加和發(fā)送給一速度脈沖序列生成器；所述速度脈沖序列生成器根據輸入的所述當前的伺服電機速度值和所述速度增量的 加和生成一速度調整脈沖序列，所述速度調整脈沖序列的頻率與所述當前的伺服電機速度值與所述速度增量的加和相對應；根據第二定時參數設置并啟動一速度調整定時器，所述速度調整定時器的計數周期為 所述第二定時參數；當所述速度調整定時器溢出時，執(zhí)行根據當前的伺服電機速度值和所述速度增量的加 和生成一速度調整脈沖序列和重新啟動所述速度調整定時器的操作，重復此操作，直到當 前的伺服電機速度值與所述速度增量的加和與目標調整速度相等為止。
9.一種伺服電機的控制電路，其特征在于，包括剎車命令處理單元，用于當接收到剎車命令后，生成并發(fā)送剎車信號給伺服驅動器的 剎車信號輸入端，提取剎車參數，啟動速度脈沖序列生成器和剎車定時器，以及對剎車過程 中發(fā)送給所述伺服驅動器的信號的啟動/停止的控制；所述速度脈沖序列生成器，用于根據輸入的速度值產生一速度脈沖序列，并輸出給所 述伺服驅動器的速度信號輸入端；所述剎車定時器，與所述剎車命令處理單元連接，用于當所述剎車定時器溢出時，向所 述剎車命令處理單元發(fā)送一操作指示；檢測計算模塊，用于檢測編碼器輸出的A相脈沖、B相脈沖和Z相脈沖，并計算在所述Z 相脈沖的有效電平內所述A相脈沖的個數；存儲單元，用于存儲與所述剎車命令中包含的剎車參數相對應的映射表，所述映射表 包含與所述剎車參數對應的剎車速度值與第一定時參數，所述第一定時參數與所述剎車定 時器的計數周期相對應。
10.根據權利要求9所述的伺服電機的控制電路，其特征在于，所述伺服電機的控制電 路設置在FPGA或CPLD上。
11.一種伺服電機的控制電路，其特征在于，包括速度調整命令處理單元，用于當接收到速度調整命令后，提取速度調整參數，并啟動速 度脈沖序列生成器和速度調整定時器，以及在速度調整過程中根據所述速度調整定時器的 溢出指示，執(zhí)行重啟所述速度調整定時器和調整所述速度脈沖序列生成器的操作；所述速度脈沖序列生成器，用于根據輸入的速度值產生一速度脈沖序列，并輸出給所 述伺服驅動器的速度信號輸入端；所述速度調整定時器，與所述速度調整命令處理單元連接，用于當所述速度調整定時 器溢出時，向所述速度調整命令處理單元發(fā)送一操作指示；存儲單元，用于存儲與所述速度調整命令中包含的速度調整參數對應的映射表，所述 映射表包含與所述速度調整參數對應的速度增量、第二定時參數及目標調整速度，所述第 二定時參數與所述速度調整定時器的計數周期相對應。
12.根據權利要求11所述的伺服電機的控制電路，其特征在于，所述伺服電機的控制 電路設置在FPGA或CPLD上。
全文摘要
本發(fā)明涉及一種伺服電機的控制方法與電路，所述方法包括當控制指令為啟動命令時，生成一啟動信號，速度脈沖序列生成器產生啟動速度脈沖序列，輸出給伺服驅動器的啟動信號輸入端和速度信號輸入端，所述方法還包括控制指令為剎車命令和速度調整命令時的控制方法。所述電路包括剎車命令處理單元、速度脈沖序列生成器、剎車定時器、檢測計算模塊及存儲單元。所述電路還可以是控制速度調整命令的控制電路。本發(fā)明提供的伺服電機的控制方法和電路克服了伺服電機軟件控制過程中順序執(zhí)行導致的在時序上不同步的現(xiàn)象，同時解決了速度調整過程中速度變化不均勻的問題，減少了主軸變速過程中的噪音，提高了主軸的使用壽命。
文檔編號H02P1/16GK101944870SQ20091008874
公開日2011年1月12日 申請日期2009年7月10日 優(yōu)先權日2009年7月10日
發(fā)明者劉慶福, 蘇益 申請人:北京興大豪科技開發(fā)有限公司