專利名稱：一種具有低時(shí)鐘抖動(dòng)的時(shí)鐘產(chǎn)生裝置與相關(guān)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時(shí)鐘(clock)產(chǎn)生裝置與相關(guān)方法，尤其涉及一種具有低時(shí)鐘抖動(dòng)的 時(shí)鐘產(chǎn)生裝置與相關(guān)方法。
背景技術(shù)：
時(shí)鐘產(chǎn)生裝置是一種應(yīng)用很廣泛的電子裝置，例如是鎖相回路(Phase Lock Loop, PLL)。鎖相回路接收一參考時(shí)鐘并據(jù)以產(chǎn)生一輸出時(shí)鐘，該輸出時(shí)鐘與該參考時(shí)鐘 相位鎖住。一般而言，典型的鎖相回路包括一控制電路與一受控震蕩器。該受控震蕩器 輸出該輸出時(shí)鐘，其中，該輸出時(shí)鐘的頻率受控于來(lái)自該控制電路的一控制信號(hào)。在一般情 形下，該輸出時(shí)鐘是根據(jù)一除頻因子N而被除頻而產(chǎn)生一除頻時(shí)鐘，其中該除頻因子N是整 數(shù)。該控制電路偵測(cè)出該參考時(shí)鐘與該除頻時(shí)鐘的相位差而基于該相位差來(lái)輸出該控制信 號(hào)。如此，該輸出時(shí)鐘的頻率是由一閉回路機(jī)制所控制以致于可將該參考時(shí)鐘與該除頻時(shí) 鐘之間的相位差最小化。所以，在穩(wěn)態(tài)時(shí)該輸出時(shí)鐘與該參考時(shí)鐘相位鎖住。一般而言，在典型的鎖相回路電路中，該控制電路包括一相位偵測(cè)器與一濾波 器。該相位偵測(cè)器接收該參考時(shí)鐘與該除頻時(shí)鐘，并輸出一偵測(cè)輸出結(jié)果以代表該參考 時(shí)鐘與該除頻時(shí)鐘間的相位差。該濾波器接收該偵測(cè)輸出結(jié)果并轉(zhuǎn)換成該控制信號(hào)來(lái) 控制該受控震蕩器。在典型的鎖相回路電路中，該相位偵測(cè)器包括一相位/頻率偵測(cè)器 (phase/frequency detector, PFD)與一電荷泵(charge pump),且該偵測(cè)輸出結(jié)果是一 電流模式信號(hào)。該濾波器接收該電流模式信號(hào)并轉(zhuǎn)換成一電壓模式控制信號(hào)來(lái)控制該受 控震蕩器，其中，該受控震蕩器是一壓控震蕩器(voltage-controlled oscillator, VC0)。 現(xiàn)在的鎖相回路經(jīng)常被實(shí)現(xiàn)在一互補(bǔ)型金屬氧化物半導(dǎo)體(Complementary Metal-Oxide Semiconductor, CMOS)集成電路上。在較高階制程(例如是深亞微米(de印sub-micron, DSM))互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)集成電路上，一短通道長(zhǎng)度的快速元件經(jīng)常會(huì)有漏電 流。特別是，該電荷泵也經(jīng)常會(huì)有漏電流。因此，在相位偵測(cè)時(shí)，有一誤差將被引入到該電 流模式信號(hào)，而導(dǎo)致該電壓模式控制信號(hào)有誤差以及導(dǎo)致該輸出時(shí)鐘的相位/頻率也存有 誤差。在該輸出時(shí)鐘的相位/頻率上的誤差通常被稱為“時(shí)鐘抖動(dòng)(clock jitter)”。

發(fā)明內(nèi)容
本發(fā)明的目的之一，在于提供一種具有低時(shí)鐘抖動(dòng)的時(shí)鐘產(chǎn)生裝置與相關(guān)方法。因此，本發(fā)明的目的之一，在于提供一種時(shí)鐘產(chǎn)生裝置與相關(guān)方法，該時(shí)鐘產(chǎn)生裝 置與相關(guān)方法可減輕因漏電流所導(dǎo)致時(shí)鐘抖動(dòng)的現(xiàn)象。
因此，本發(fā)明的目的之一，在于提供一種可適用于采用較先進(jìn)制程的時(shí)鐘產(chǎn)生裝 置與相關(guān)方法，該時(shí)鐘產(chǎn)生裝置與相關(guān)方法可減少因較先進(jìn)制程所導(dǎo)致漏電流所產(chǎn)生的誤差。本發(fā)明的實(shí)施例披露一種時(shí)鐘產(chǎn)生裝置，該時(shí)鐘產(chǎn)生裝置包括一第一相位偵測(cè) 電路，接收一第一時(shí)鐘與一第二時(shí)鐘，并偵測(cè)該第一時(shí)鐘與該第二時(shí)鐘間的相位差來(lái)輸出 一第一偵測(cè)輸出信號(hào)；一第二相位偵測(cè)電路，接收該第一時(shí)鐘與該第二時(shí)鐘，并偵測(cè)該第一 時(shí)鐘與該第二時(shí)鐘間的相位差來(lái)輸出一第二偵測(cè)輸出信號(hào)；一加總電路，加總該第一偵測(cè) 輸出信號(hào)與該第二偵測(cè)輸出信號(hào)以產(chǎn)生一控制信號(hào)；以及一受控震蕩電路，其根據(jù)該控制 信號(hào)的控制來(lái)產(chǎn)生一輸出時(shí)鐘。本發(fā)明的實(shí)施例還披露一種時(shí)鐘產(chǎn)生方法，包括接收一第一時(shí)鐘；提供一第一 相位偵測(cè)電路以偵測(cè)該第一時(shí)鐘與一第二時(shí)鐘間的相位差來(lái)輸出一第一偵測(cè)輸出信號(hào)；提 供一第二相位偵測(cè)電路以偵測(cè)該第一時(shí)鐘與該第二時(shí)鐘間的相位差來(lái)輸出一第二偵測(cè)輸 出信號(hào)；加總該第一偵測(cè)輸出信號(hào)與該第二偵測(cè)輸出信號(hào)以產(chǎn)生一控制信號(hào)；以及根據(jù)該 控制信號(hào)以控制一輸出時(shí)鐘的頻率。本發(fā)明的實(shí)施例還披露一種時(shí)鐘產(chǎn)生裝置，包括一第一相位偵測(cè)電路，接收一第 一時(shí)鐘與一第二時(shí)鐘，并偵測(cè)該第一時(shí)鐘與該第二時(shí)鐘間的相位差來(lái)輸出一第一偵測(cè)輸出 信號(hào)；一第二相位偵測(cè)電路，接收該第一時(shí)鐘與該第二時(shí)鐘，并偵測(cè)該第一時(shí)鐘與該第二時(shí) 鐘間的相位差來(lái)輸出一第二偵測(cè)輸出信號(hào)；一加總電路，加總該第一偵測(cè)輸出信號(hào)與該第 二偵測(cè)輸出信號(hào)以產(chǎn)生一控制信號(hào)；以及一受控震蕩電路，其根據(jù)該控制信號(hào)的控制來(lái)產(chǎn) 生一輸出時(shí)鐘；其中該第二偵測(cè)輸出信號(hào)被建立來(lái)減少該輸出時(shí)鐘的時(shí)鐘抖動(dòng)。


圖1為根據(jù)本發(fā)明的時(shí)鐘產(chǎn)生裝置的功能方塊示意圖。圖2為圖1中所示的第一相位偵測(cè)電路110的一實(shí)施例的電路示意圖。圖3為圖1中所示的第二相位偵測(cè)電路120的一實(shí)施例的電路示意圖。圖4為圖1中所示的加總電路130與回路濾波電路140的一實(shí)施例的電路示意圖。主要元件符號(hào)說(shuō)明100時(shí)鐘產(chǎn)生裝置110、200第一相位偵測(cè)電路120、300第二相位偵測(cè)電路130加總電路150受控震蕩電路210第一正反器230 與門250電流槽310相位偵測(cè)器330數(shù)字模擬轉(zhuǎn)換器(DAC)
140回路濾波電路 160除頻電路 220第二正反器 240電流源 260,270 開關(guān) 320數(shù)字濾波器
具體實(shí)施例方式參照本發(fā)明附圖以閱讀以下的詳細(xì)說(shuō)明，其中本發(fā)明附圖是以舉例說(shuō)明的方式， 來(lái)介紹本發(fā)明各種不同的實(shí)施例，并供了解如何實(shí)現(xiàn)本發(fā)明。本發(fā)明實(shí)施例提供了充足的 內(nèi)容，以供本技術(shù)領(lǐng)域且有通常知識(shí)者來(lái)實(shí)施本發(fā)明所披露的實(shí)施例，或?qū)嵤└鶕?jù)本發(fā)明 所披露的內(nèi)容所衍生的實(shí)施例。應(yīng)當(dāng)注意的是，這些實(shí)施例彼此間并不互斥，且部分實(shí)施例 可與其它一個(gè)或多個(gè)實(shí)施例進(jìn)行適當(dāng)結(jié)合，以形成新的實(shí)施例，也即本發(fā)明的實(shí)施并不局 限于以下所披露的實(shí)施例。圖1是示出根據(jù)本發(fā)明的時(shí)鐘產(chǎn)生裝置100的一實(shí)施例的功能方塊圖。在本實(shí) 施例中，時(shí)鐘產(chǎn)生裝置100包括一第一相位偵測(cè)電路110，用來(lái)接收一第一時(shí)鐘CLKl (在 此實(shí)施例是一參考時(shí)鐘)與一第二時(shí)鐘CLK2 (在此實(shí)施例是一除頻時(shí)鐘)，并輸出一第一 偵測(cè)輸出信號(hào)Il ；一第二相位偵測(cè)電路，用來(lái)接收該第一時(shí)鐘與該第二時(shí)鐘，并輸出一第 二偵測(cè)輸出信號(hào)12 ；—加總電路130，加總該第一偵測(cè)輸出信號(hào)Il與該第二偵測(cè)輸出信號(hào) 12以產(chǎn)生一控制信號(hào)IC ；一回路濾波電路140，用來(lái)接收該控制信號(hào)IC以輸出一控制信號(hào) VC;—受控震蕩電路150( —實(shí)施例為一電壓控制震蕩器VC0)，其根據(jù)該控制信號(hào)的控制 來(lái)產(chǎn)生一第三時(shí)鐘CLK3 ；以及，一除頻電路160，用來(lái)接收該第三時(shí)鐘CLK3并根據(jù)一除數(shù) 因子N(—實(shí)施例為一正整數(shù))來(lái)除頻該第三時(shí)鐘CLK3來(lái)產(chǎn)生該第二時(shí)鐘CLK2。該第一 相位偵測(cè)電路110利用一較高速輸出電路(實(shí)施方式為使用短通道元件(short-channel devices)來(lái)達(dá)到實(shí)現(xiàn)高速，一般而言，短通道元件的輸出容易有漏電流)。該漏電流是在該 第一相位偵測(cè)電路110的輸出上有一固定電流流出(drain)。換言之，該第一偵測(cè)輸出信號(hào) Il包括有一固定電流成分，且該固定電流成分是實(shí)質(zhì)上無(wú)關(guān)于相位偵測(cè)。該第二相位偵測(cè) 電路120利用一較慢速輸出電路(實(shí)施方式為使用長(zhǎng)通道元件(long-channel devices) 來(lái)達(dá)到實(shí)現(xiàn)慢速。一般而言，長(zhǎng)通道元件的輸出僅有很少的漏電流。在穩(wěn)態(tài)階段，該第二偵 測(cè)輸出信號(hào)12大約補(bǔ)償(offset) 了該第一偵測(cè)輸出信號(hào)Il的該固定電流成分，由于使用 高速短通道元件而使得在該第一相位偵測(cè)電路110的輸出具有較大漏電流的不利影響由 此而減輕。圖2示出了在圖1中的該第一相位偵測(cè)電路110的一實(shí)施例的電路200的示意圖。 圖2所示出的電路200包括一第一正反器210、第二正反器220、與門230、電流源240、電流 槽250、第一與第二開關(guān)260、270。在此，VDD代表一第一固定電位電路節(jié)點(diǎn)(一般被稱為供 應(yīng)點(diǎn))，VSS代表一第二固定電位節(jié)點(diǎn)(一般被稱為接地點(diǎn))。該正反器有一數(shù)據(jù)輸入端點(diǎn) (由“D”代表)、一邊沿觸發(fā)端點(diǎn)(由“箭頭”代表)、一輸出端點(diǎn)(由“Q”表示)、以及一重 置端點(diǎn)(由“R”代表)。該第一正反器210在該第一時(shí)鐘CLKl的上升沿被觸發(fā)以產(chǎn)生一第 一邏輯信號(hào)UP。該第二正反器220在該第二時(shí)鐘CLK2的上升沿被觸發(fā)以產(chǎn)生一第二邏輯 信號(hào)DN。與門230接收邏輯信號(hào)UP與DN，并輸出一重置信號(hào)RESET來(lái)重置正反器210與 220 (例如在邏輯信號(hào)UP與DN都為“H”后)。電流源240經(jīng)由該第一開關(guān)260輸出電流 至輸出節(jié)點(diǎn)280。電流槽250經(jīng)由該第二開關(guān)270從該輸出節(jié)點(diǎn)280流出電流。該第一開 關(guān)260受第一邏輯信號(hào)UP控制，第二開關(guān)受該第二邏輯信號(hào)DN控制。在這種方式下，該第 一偵測(cè)輸出信號(hào)Il是一電流形式的信號(hào)。一實(shí)施例，該電路200是一典型相位偵測(cè)電路， 且已被廣泛使用且熟知，所以其運(yùn)作原理在此不再詳述。然而，在較高階制程CMOS集成電 路(例如是深亞微米CMOS集成電路)中，開關(guān)260與270易于漏電流，所以即使在相對(duì)應(yīng)控制邏輯信號(hào)不是為“H”的情形下，仍不能很有效地關(guān)閉(OFF)。該第二相位偵測(cè)電路可以 用來(lái)減輕上述問題。圖3示出在圖1中的該第二相位偵測(cè)電路120的一實(shí)施例的電路300的示意圖。 電路300包括一相位偵測(cè)器310，接收該第一時(shí)鐘CLKl與該第二時(shí)鐘CLK2，并輸出一邏 輯信號(hào)PE，該邏輯信號(hào)PE用來(lái)表示該第一時(shí)鐘CLKl與該第二時(shí)鐘CLK2的時(shí)序關(guān)系；一 數(shù)字濾波器320，用來(lái)接收該邏輯信號(hào)PE并據(jù)以輸出一控制碼D ；以及一數(shù)字模擬轉(zhuǎn)換器 (DAC) 330，用以接收該控制碼D并輸出該第二偵測(cè)輸出信號(hào)12。在一實(shí)施例中，相位偵測(cè)器 310是二元相位偵測(cè)器。在一實(shí)施例中，當(dāng)在時(shí)序關(guān)系上為該第一在另一實(shí)施例中，利用該 第二時(shí)鐘CLK2來(lái)取樣該第一時(shí)鐘CLKl以產(chǎn)生該邏輯信號(hào)PE。該數(shù)字濾波器320根據(jù)該 邏輯信號(hào)的目前多個(gè)數(shù)值來(lái)更新該控制碼D。在一實(shí)施例中，該數(shù)字濾波器320是根據(jù)每M 個(gè)取樣值更新該控制碼D—次。在一實(shí)施例中，當(dāng)在M個(gè)取樣值中，數(shù)值為1的數(shù)量多于數(shù) 值為0的數(shù)量時(shí)，該控制碼被增加至少一；當(dāng)在M個(gè)取樣值中，數(shù)值為1的數(shù)量少于數(shù)值為 0的數(shù)量時(shí)，該控制碼被減少至少一。該數(shù)字模擬轉(zhuǎn)換器(DAC) 330將該控制碼D轉(zhuǎn)換成該 第二偵測(cè)輸出信號(hào)12。在另一實(shí)施例中，該該數(shù)字模擬轉(zhuǎn)換器330包括多個(gè)電源元件，該多 個(gè)電源元件的輸出被聯(lián)合一起以形成該第二偵測(cè)輸出信號(hào)12。每個(gè)電源元件有兩個(gè)分離輸 出位準(zhǔn)，且每個(gè)電源元件受到該控制碼的相對(duì)應(yīng)位的控制。在此方式下，該第二偵測(cè)輸出信 號(hào)12受到該控制碼D的控制。在穩(wěn)態(tài)時(shí)，該控制碼D以閉回路方式下被確立以使得該第一 時(shí)鐘CLKl與該第二時(shí)鐘CLK2間的時(shí)序差可縮到最小。當(dāng)時(shí)序差可縮到最小時(shí)，該第三時(shí) 鐘的時(shí)鐘抖動(dòng)也會(huì)縮到最小。為了滿足這種狀態(tài)，該第二偵測(cè)輸出信號(hào)12必須被確立以便 最佳地補(bǔ)償該漏電流。在這種方式下，漏電流的不利影響就由此被緩和。在另一實(shí)施例，該 數(shù)字模擬轉(zhuǎn)換器330采用較低速元件所組成，所以該數(shù)字模擬轉(zhuǎn)換器330實(shí)質(zhì)上是免疫于 漏電流的。這樣的設(shè)計(jì)是可被接受的，因?yàn)樵摽刂拼aD不是很頻繁地被更新，在另一實(shí)施例 中，該第二偵測(cè)輸出信號(hào)12是一零階保持信號(hào)(zero-order hold signal)，該零階保持信 號(hào)可以更有效地消除在第一相位偵測(cè)電路的輸出上的漏電流。圖4為圖1中所示的加總電路130與回路濾波電路140的一實(shí)施例的電路示意 圖。該加總電路130可以是將兩個(gè)電流形式信號(hào)Il與12聯(lián)合在一起的節(jié)點(diǎn)。該濾波電路 140有多種實(shí)施方式，其中一種是包括一第一電容Cl與一串聯(lián)型式的電阻-電容電路，該電 阻_電容電路包括一第二電容C2與一第一電阻R。該濾波電路140接收該二個(gè)信號(hào)Il與 12的總和信號(hào)，并轉(zhuǎn)換該總和信號(hào)成一控制信號(hào)VC。上述眾多實(shí)施例僅用以方便說(shuō)明以幫助明了其運(yùn)作方式，非是本發(fā)明的限制條 件。壓控震蕩電路(VCO) 150有各種實(shí)施方式，且為本領(lǐng)域技術(shù)人員所熟知，故在此不再詳 述。此外，除頻電路160也有各種實(shí)施方式，且為本領(lǐng)域技術(shù)人員所熟知，故在此不再詳述。參照?qǐng)D1，在另一實(shí)施例中，該第二相位偵測(cè)電路120在第一階段被禁能。在第 一階段時(shí)，時(shí)鐘產(chǎn)生電路100的運(yùn)作情形相似于已知的時(shí)鐘產(chǎn)生電路(例如是鎖相回路 (PLL)、延遲鎖住回路(DLL)等其它傳統(tǒng)時(shí)鐘產(chǎn)生電路)。在第一階段時(shí)，時(shí)鐘產(chǎn)生電路100 相似于已知的時(shí)鐘產(chǎn)生電路，并確立(SETTLE)于第一穩(wěn)態(tài)，此時(shí)，在第一相位偵測(cè)電路的 輸出上的漏電流將導(dǎo)致在壓控震蕩電路(VCO)的輸出上有時(shí)鐘抖動(dòng)。在該第一穩(wěn)態(tài)被確立 之后，時(shí)鐘產(chǎn)生電路100進(jìn)入第二階段。在第二階段中，該第二相位偵測(cè)電路120被致能， 該第二偵測(cè)輸出信號(hào)12被逐漸更新且被確立來(lái)補(bǔ)償在第一相位偵測(cè)電路110的輸出上的漏電流。如此運(yùn)作可使該壓控震蕩電路150的輸出上的時(shí)鐘抖動(dòng)的情形被減少，甚至是被 消除。在許多應(yīng)用上，由于該濾波電路140與該壓控震蕩電路VC0150也須采用短通道元 件而使得在這兩個(gè)電路間會(huì)存在有額外的漏電流。然而，這額外的漏電流也可通過該第二 偵測(cè)輸出信號(hào)12而進(jìn)行補(bǔ)償。因?yàn)樵摰诙蓽y(cè)輸出信號(hào)12是被確立來(lái)減輕(最小化)因 漏電流所造成在第三時(shí)鐘上的時(shí)鐘抖動(dòng)，而無(wú)關(guān)于該漏電流的來(lái)源為何。以上所述僅為本發(fā)明的較佳實(shí)施例，凡根據(jù)本發(fā)明權(quán)利要求所做的均等變化與修 飾，都應(yīng)屬本發(fā)明的涵蓋范圍。
8
權(quán)利要求
一種時(shí)鐘產(chǎn)生裝置，包括一第一相位偵測(cè)電路，接收第一時(shí)鐘與第二時(shí)鐘，并偵測(cè)所述第一時(shí)鐘與所述第二時(shí)鐘間的相位差來(lái)輸出第一偵測(cè)輸出信號(hào)；一第二相位偵測(cè)電路，接收所述第一時(shí)鐘與所述第二時(shí)鐘，并偵測(cè)所述第一時(shí)鐘與所述第二時(shí)鐘間的相位差來(lái)輸出第二偵測(cè)輸出信號(hào)；一加總電路，耦接所述第一相位偵測(cè)電路與所述第二相位偵測(cè)電路，加總所述第一偵測(cè)輸出信號(hào)與所述第二偵測(cè)輸出信號(hào)以產(chǎn)生一控制信號(hào)；以及一受控震蕩電路，其根據(jù)所述控制信號(hào)的控制來(lái)產(chǎn)生一輸出時(shí)鐘；其中，所述第二時(shí)鐘對(duì)應(yīng)于所述輸出時(shí)鐘。
2.根據(jù)權(quán)利要求1所述的時(shí)鐘產(chǎn)生裝置，其中，所述第一相位偵測(cè)電路具有一第一漏 電流，所述第二相位偵測(cè)電路具有一第二漏電流，所述第一漏電流大于所述第二漏電流。
3.根據(jù)權(quán)利要求1所述的時(shí)鐘產(chǎn)生裝置，其中，所述第二偵測(cè)輸出信號(hào)是零階保持信號(hào)。
4.根據(jù)權(quán)利要求1所述的時(shí)鐘產(chǎn)生裝置，其中，所述第一偵測(cè)輸出信號(hào)包括與相位偵 測(cè)實(shí)質(zhì)上無(wú)關(guān)的一電流成分。
5.根據(jù)權(quán)利要求1所述的時(shí)鐘產(chǎn)生裝置，其中，所述第二偵測(cè)輸出信號(hào)被建立來(lái)補(bǔ)償 在所述第一相位偵測(cè)電路的輸出的漏電流。
6.根據(jù)權(quán)利要求1所述的時(shí)鐘產(chǎn)生裝置，其中，所述時(shí)鐘產(chǎn)生裝置具有一第一操作階 段與一第二操作階段，其中在所述第一操作階段時(shí)，所述第二相位偵測(cè)電路被禁能，其中在 所述第二操作階段時(shí)，所述第二相位偵測(cè)電路被致能。
7.根據(jù)權(quán)利要求6所述的時(shí)鐘產(chǎn)生裝置，其中，所述時(shí)鐘產(chǎn)生裝置處于穩(wěn)態(tài)后，所述時(shí) 鐘產(chǎn)生裝置進(jìn)入所述第二操作階段。
8.根據(jù)權(quán)利要求1所述的時(shí)鐘產(chǎn)生裝置，其中，所述第二相位偵測(cè)電路被設(shè)置來(lái)減少 因?yàn)樗鰰r(shí)鐘產(chǎn)生裝置的漏電流所導(dǎo)致的所述輸出時(shí)鐘的時(shí)鐘抖動(dòng)。
9.根據(jù)權(quán)利要求8所述的時(shí)鐘產(chǎn)生裝置，其中，所述時(shí)鐘產(chǎn)生裝置還包括一回路濾波 電路，其中，所述時(shí)鐘產(chǎn)生裝置的漏電流包括所述回路濾波電路、所述受控震蕩電路與所 述第一相位偵測(cè)電路中的至少一個(gè)的漏電流。
10.根據(jù)權(quán)利要求1所述的時(shí)鐘產(chǎn)生裝置，所述第二相位偵測(cè)電路還包括一相位偵測(cè)器，接收第一時(shí)鐘與第二時(shí)鐘，并輸出一邏輯信號(hào)來(lái)代表所述第一時(shí)鐘與 所述第二時(shí)鐘間的時(shí)序關(guān)系；一數(shù)字濾波器，接收所述邏輯信號(hào)，并據(jù)以輸出一控制碼；以及 一數(shù)字模擬轉(zhuǎn)換器，接收所述控制碼，并據(jù)以輸出所述第二偵測(cè)輸出信號(hào)。
11.根據(jù)權(quán)利要求1所述的時(shí)鐘產(chǎn)生裝置，所述混合電路包括第一電容與電阻-電容 電路，其中，所述第一電容與所述電阻-電容電路并聯(lián)。
12.—種時(shí)鐘產(chǎn)生方法，包括 接收一第一時(shí)鐘；提供一第一相位偵測(cè)電路以偵測(cè)所述第一時(shí)鐘與一第二時(shí)鐘間的相位差來(lái)輸出一第 一偵測(cè)輸出信號(hào)；提供一第二相位偵測(cè)電路以偵測(cè)所述第一時(shí)鐘與所述第二時(shí)鐘間的相位差來(lái)輸出一第二偵測(cè)輸出信號(hào)；加總所述第一偵測(cè)輸出信號(hào)與所述第二偵測(cè)輸出信號(hào)以產(chǎn)生一控制信號(hào)；以及 根據(jù)所述控制信號(hào)以控制一輸出時(shí)鐘的頻率； 其中，所述第二時(shí)鐘與所述輸出時(shí)鐘相對(duì)應(yīng)。
13.根據(jù)權(quán)利要求12所述的時(shí)鐘產(chǎn)生方法，其中，所述第一偵測(cè)輸出信號(hào)包括與相位 偵測(cè)實(shí)質(zhì)上無(wú)關(guān)的一電流成分。
14.根據(jù)權(quán)利要求12所述的時(shí)鐘產(chǎn)生方法，其中，所述第二偵測(cè)輸出信號(hào)被建立來(lái)補(bǔ) 償在所述第一相位偵測(cè)電路的輸出的漏電流。
15.根據(jù)權(quán)利要求12所述的時(shí)鐘產(chǎn)生方法，其中，在所述第一操作階段時(shí)，偵測(cè)所述第 一時(shí)鐘與所述第二時(shí)鐘間的相位差來(lái)輸出一第二偵測(cè)輸出信號(hào)的步驟被停上，其中在所述 第二操作階段時(shí)，偵測(cè)所述第一時(shí)鐘與所述第二時(shí)鐘間的相位差來(lái)輸出一第二偵測(cè)輸出信 號(hào)的步驟被啟能。
16.根據(jù)權(quán)利要求12所述的時(shí)鐘產(chǎn)生方法，其中，所述第二偵測(cè)輸出信號(hào)被建立來(lái)減 少所述輸出時(shí)鐘的時(shí)鐘抖動(dòng)。
17.根據(jù)權(quán)利要求12所述的時(shí)鐘產(chǎn)生方法，其中，所述第二偵測(cè)輸出信號(hào)是零階保持信號(hào)。
18.根據(jù)權(quán)利要求12所述的時(shí)鐘產(chǎn)生方法，其中，輸出所述第二偵測(cè)輸出信號(hào)的步驟 還包括輸出一邏輯信號(hào)來(lái)代表所述第一時(shí)鐘與所述第二時(shí)鐘間的時(shí)序關(guān)系； 對(duì)所述邏輯信號(hào)進(jìn)行數(shù)字濾波以輸出一控制碼；以及 對(duì)所述控制碼進(jìn)行數(shù)字模擬轉(zhuǎn)換以輸出所述第二偵測(cè)輸出信號(hào)。
19.一種時(shí)鐘產(chǎn)生裝置，包括一第一相位偵測(cè)電路，接收一第一時(shí)鐘與一第二時(shí)鐘，并偵測(cè)所述第一時(shí)鐘與所述第 二時(shí)鐘間的相位差來(lái)輸出一第一偵測(cè)輸出信號(hào)；一第二相位偵測(cè)電路，接收所述第一時(shí)鐘與所述第二時(shí)鐘，并偵測(cè)所述第一時(shí)鐘與所 述第二時(shí)鐘間的相位差來(lái)輸出一第二偵測(cè)輸出信號(hào)；一加總電路，加總所述第一偵測(cè)輸出信號(hào)與所述第二偵測(cè)輸出信號(hào)以產(chǎn)生一控制信 號(hào)；以及一受控震蕩電路，其根據(jù)所述控制信號(hào)的控制來(lái)產(chǎn)生一輸出時(shí)鐘； 其中，所述第二時(shí)鐘對(duì)應(yīng)于所述輸出時(shí)鐘，其中所述第二偵測(cè)輸出信號(hào)被建立來(lái)減少 所述輸出時(shí)鐘的時(shí)鐘抖動(dòng)。
20.根據(jù)權(quán)利要求19所述的時(shí)鐘產(chǎn)生裝置，其中，所述第二偵測(cè)輸出信號(hào)是零階保持信號(hào)。
全文摘要
本發(fā)明披露一種時(shí)鐘產(chǎn)生裝置，其包含第一相位偵測(cè)電路，接收第一時(shí)鐘與第二時(shí)鐘來(lái)輸出第一偵測(cè)輸出信號(hào)；第二相位偵測(cè)電路，接收該第一時(shí)鐘與該第二時(shí)鐘來(lái)輸出第二偵測(cè)輸出信號(hào)；加總電路，加總該第一偵測(cè)輸出信號(hào)與該第二偵測(cè)輸出信號(hào)以產(chǎn)生一控制信號(hào)；以及受控震蕩電路，其根據(jù)該控制信號(hào)的控制來(lái)產(chǎn)生一輸出時(shí)鐘。
文檔編號(hào)H03L7/06GK101958709SQ20101023370
公開日2011年1月26日 申請(qǐng)日期2010年7月19日 優(yōu)先權(quán)日2009年7月17日
發(fā)明者林嘉亮 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司