專利名稱：一種具有低時鐘抖動的時鐘產(chǎn)生裝置與相關(guān)方法
技術(shù)領(lǐng)域：
本發(fā)明涉及時鐘(clock)產(chǎn)生裝置與相關(guān)方法，尤其涉及一種具有低時鐘抖動的 時鐘產(chǎn)生裝置與相關(guān)方法。
背景技術(shù)：
時鐘產(chǎn)生裝置是一種應(yīng)用很廣泛的電子裝置，例如是鎖相回路(Phase Lock Loop, PLL)。鎖相回路接收一參考時鐘并據(jù)以產(chǎn)生一輸出時鐘，該輸出時鐘與該參考時鐘 相位鎖住。一般而言，典型的鎖相回路包括一控制電路與一受控震蕩器。該受控震蕩器 輸出該輸出時鐘，其中，該輸出時鐘的頻率受控于來自該控制電路的一控制信號。在一般情 形下，該輸出時鐘是根據(jù)一除頻因子N而被除頻而產(chǎn)生一除頻時鐘，其中該除頻因子N是整 數(shù)。該控制電路偵測出該參考時鐘與該除頻時鐘的相位差而基于該相位差來輸出該控制信 號。如此，該輸出時鐘的頻率是由一閉回路機制所控制以致于可將該參考時鐘與該除頻時 鐘之間的相位差最小化。所以，在穩(wěn)態(tài)時該輸出時鐘與該參考時鐘相位鎖住。一般而言，在典型的鎖相回路電路中，該控制電路包括一相位偵測器與一濾波 器。該相位偵測器接收該參考時鐘與該除頻時鐘，并輸出一偵測輸出結(jié)果以代表該參考 時鐘與該除頻時鐘間的相位差。該濾波器接收該偵測輸出結(jié)果并轉(zhuǎn)換成該控制信號來 控制該受控震蕩器。在典型的鎖相回路電路中，該相位偵測器包括一相位/頻率偵測器 (phase/frequency detector, PFD)與一電荷泵(charge pump),且該偵測輸出結(jié)果是一 電流模式信號。該濾波器接收該電流模式信號并轉(zhuǎn)換成一電壓模式控制信號來控制該受 控震蕩器，其中，該受控震蕩器是一壓控震蕩器(voltage-controlled oscillator, VC0)。 現(xiàn)在的鎖相回路經(jīng)常被實現(xiàn)在一互補型金屬氧化物半導(dǎo)體(Complementary Metal-Oxide Semiconductor, CMOS)集成電路上。在較高階制程(例如是深亞微米(de印sub-micron, DSM))互補金屬氧化物半導(dǎo)體(CMOS)集成電路上，一短通道長度的快速元件經(jīng)常會有漏電 流。特別是，該電荷泵也經(jīng)常會有漏電流。因此，在相位偵測時，有一誤差將被引入到該電 流模式信號，而導(dǎo)致該電壓模式控制信號有誤差以及導(dǎo)致該輸出時鐘的相位/頻率也存有 誤差。在該輸出時鐘的相位/頻率上的誤差通常被稱為“時鐘抖動(clock jitter)”。

發(fā)明內(nèi)容
本發(fā)明的目的之一，在于提供一種具有低時鐘抖動的時鐘產(chǎn)生裝置與相關(guān)方法。因此，本發(fā)明的目的之一，在于提供一種時鐘產(chǎn)生裝置與相關(guān)方法，該時鐘產(chǎn)生裝 置與相關(guān)方法可減輕因漏電流所導(dǎo)致時鐘抖動的現(xiàn)象。
因此，本發(fā)明的目的之一，在于提供一種可適用于采用較先進制程的時鐘產(chǎn)生裝 置與相關(guān)方法，該時鐘產(chǎn)生裝置與相關(guān)方法可減少因較先進制程所導(dǎo)致漏電流所產(chǎn)生的誤差。本發(fā)明的實施例披露一種時鐘產(chǎn)生裝置，該時鐘產(chǎn)生裝置包括一第一相位偵測 電路，接收一第一時鐘與一第二時鐘，并偵測該第一時鐘與該第二時鐘間的相位差來輸出 一第一偵測輸出信號；一第二相位偵測電路，接收該第一時鐘與該第二時鐘，并偵測該第一 時鐘與該第二時鐘間的相位差來輸出一第二偵測輸出信號；一加總電路，加總該第一偵測 輸出信號與該第二偵測輸出信號以產(chǎn)生一控制信號；以及一受控震蕩電路，其根據(jù)該控制 信號的控制來產(chǎn)生一輸出時鐘。本發(fā)明的實施例還披露一種時鐘產(chǎn)生方法，包括接收一第一時鐘；提供一第一 相位偵測電路以偵測該第一時鐘與一第二時鐘間的相位差來輸出一第一偵測輸出信號；提 供一第二相位偵測電路以偵測該第一時鐘與該第二時鐘間的相位差來輸出一第二偵測輸 出信號；加總該第一偵測輸出信號與該第二偵測輸出信號以產(chǎn)生一控制信號；以及根據(jù)該 控制信號以控制一輸出時鐘的頻率。本發(fā)明的實施例還披露一種時鐘產(chǎn)生裝置，包括一第一相位偵測電路，接收一第 一時鐘與一第二時鐘，并偵測該第一時鐘與該第二時鐘間的相位差來輸出一第一偵測輸出 信號；一第二相位偵測電路，接收該第一時鐘與該第二時鐘，并偵測該第一時鐘與該第二時 鐘間的相位差來輸出一第二偵測輸出信號；一加總電路，加總該第一偵測輸出信號與該第 二偵測輸出信號以產(chǎn)生一控制信號；以及一受控震蕩電路，其根據(jù)該控制信號的控制來產(chǎn) 生一輸出時鐘；其中該第二偵測輸出信號被建立來減少該輸出時鐘的時鐘抖動。


圖1為根據(jù)本發(fā)明的時鐘產(chǎn)生裝置的功能方塊示意圖。圖2為圖1中所示的第一相位偵測電路110的一實施例的電路示意圖。圖3為圖1中所示的第二相位偵測電路120的一實施例的電路示意圖。圖4為圖1中所示的加總電路130與回路濾波電路140的一實施例的電路示意圖。主要元件符號說明100時鐘產(chǎn)生裝置110、200第一相位偵測電路120、300第二相位偵測電路130加總電路150受控震蕩電路210第一正反器230 與門250電流槽310相位偵測器330數(shù)字模擬轉(zhuǎn)換器(DAC)
140回路濾波電路 160除頻電路 220第二正反器 240電流源 260,270 開關(guān) 320數(shù)字濾波器
具體實施例方式參照本發(fā)明附圖以閱讀以下的詳細說明，其中本發(fā)明附圖是以舉例說明的方式， 來介紹本發(fā)明各種不同的實施例，并供了解如何實現(xiàn)本發(fā)明。本發(fā)明實施例提供了充足的 內(nèi)容，以供本技術(shù)領(lǐng)域且有通常知識者來實施本發(fā)明所披露的實施例，或?qū)嵤└鶕?jù)本發(fā)明 所披露的內(nèi)容所衍生的實施例。應(yīng)當(dāng)注意的是，這些實施例彼此間并不互斥，且部分實施例 可與其它一個或多個實施例進行適當(dāng)結(jié)合，以形成新的實施例，也即本發(fā)明的實施并不局 限于以下所披露的實施例。圖1是示出根據(jù)本發(fā)明的時鐘產(chǎn)生裝置100的一實施例的功能方塊圖。在本實 施例中，時鐘產(chǎn)生裝置100包括一第一相位偵測電路110，用來接收一第一時鐘CLKl (在 此實施例是一參考時鐘)與一第二時鐘CLK2 (在此實施例是一除頻時鐘)，并輸出一第一 偵測輸出信號Il ；一第二相位偵測電路，用來接收該第一時鐘與該第二時鐘，并輸出一第 二偵測輸出信號12 ；—加總電路130，加總該第一偵測輸出信號Il與該第二偵測輸出信號 12以產(chǎn)生一控制信號IC ；一回路濾波電路140，用來接收該控制信號IC以輸出一控制信號 VC;—受控震蕩電路150( —實施例為一電壓控制震蕩器VC0)，其根據(jù)該控制信號的控制 來產(chǎn)生一第三時鐘CLK3 ；以及，一除頻電路160，用來接收該第三時鐘CLK3并根據(jù)一除數(shù) 因子N(—實施例為一正整數(shù))來除頻該第三時鐘CLK3來產(chǎn)生該第二時鐘CLK2。該第一 相位偵測電路110利用一較高速輸出電路(實施方式為使用短通道元件(short-channel devices)來達到實現(xiàn)高速，一般而言，短通道元件的輸出容易有漏電流)。該漏電流是在該 第一相位偵測電路110的輸出上有一固定電流流出(drain)。換言之，該第一偵測輸出信號 Il包括有一固定電流成分，且該固定電流成分是實質(zhì)上無關(guān)于相位偵測。該第二相位偵測 電路120利用一較慢速輸出電路(實施方式為使用長通道元件(long-channel devices) 來達到實現(xiàn)慢速。一般而言，長通道元件的輸出僅有很少的漏電流。在穩(wěn)態(tài)階段，該第二偵 測輸出信號12大約補償(offset) 了該第一偵測輸出信號Il的該固定電流成分，由于使用 高速短通道元件而使得在該第一相位偵測電路110的輸出具有較大漏電流的不利影響由 此而減輕。圖2示出了在圖1中的該第一相位偵測電路110的一實施例的電路200的示意圖。 圖2所示出的電路200包括一第一正反器210、第二正反器220、與門230、電流源240、電流 槽250、第一與第二開關(guān)260、270。在此，VDD代表一第一固定電位電路節(jié)點(一般被稱為供 應(yīng)點)，VSS代表一第二固定電位節(jié)點(一般被稱為接地點)。該正反器有一數(shù)據(jù)輸入端點 (由“D”代表)、一邊沿觸發(fā)端點(由“箭頭”代表)、一輸出端點(由“Q”表示)、以及一重 置端點(由“R”代表)。該第一正反器210在該第一時鐘CLKl的上升沿被觸發(fā)以產(chǎn)生一第 一邏輯信號UP。該第二正反器220在該第二時鐘CLK2的上升沿被觸發(fā)以產(chǎn)生一第二邏輯 信號DN。與門230接收邏輯信號UP與DN，并輸出一重置信號RESET來重置正反器210與 220 (例如在邏輯信號UP與DN都為“H”后)。電流源240經(jīng)由該第一開關(guān)260輸出電流 至輸出節(jié)點280。電流槽250經(jīng)由該第二開關(guān)270從該輸出節(jié)點280流出電流。該第一開 關(guān)260受第一邏輯信號UP控制，第二開關(guān)受該第二邏輯信號DN控制。在這種方式下，該第 一偵測輸出信號Il是一電流形式的信號。一實施例，該電路200是一典型相位偵測電路， 且已被廣泛使用且熟知，所以其運作原理在此不再詳述。然而，在較高階制程CMOS集成電 路(例如是深亞微米CMOS集成電路)中，開關(guān)260與270易于漏電流，所以即使在相對應(yīng)控制邏輯信號不是為“H”的情形下，仍不能很有效地關(guān)閉(OFF)。該第二相位偵測電路可以 用來減輕上述問題。圖3示出在圖1中的該第二相位偵測電路120的一實施例的電路300的示意圖。 電路300包括一相位偵測器310，接收該第一時鐘CLKl與該第二時鐘CLK2，并輸出一邏 輯信號PE，該邏輯信號PE用來表示該第一時鐘CLKl與該第二時鐘CLK2的時序關(guān)系；一 數(shù)字濾波器320，用來接收該邏輯信號PE并據(jù)以輸出一控制碼D ；以及一數(shù)字模擬轉(zhuǎn)換器 (DAC) 330，用以接收該控制碼D并輸出該第二偵測輸出信號12。在一實施例中，相位偵測器 310是二元相位偵測器。在一實施例中，當(dāng)在時序關(guān)系上為該第一在另一實施例中，利用該 第二時鐘CLK2來取樣該第一時鐘CLKl以產(chǎn)生該邏輯信號PE。該數(shù)字濾波器320根據(jù)該 邏輯信號的目前多個數(shù)值來更新該控制碼D。在一實施例中，該數(shù)字濾波器320是根據(jù)每M 個取樣值更新該控制碼D—次。在一實施例中，當(dāng)在M個取樣值中，數(shù)值為1的數(shù)量多于數(shù) 值為0的數(shù)量時，該控制碼被增加至少一；當(dāng)在M個取樣值中，數(shù)值為1的數(shù)量少于數(shù)值為 0的數(shù)量時，該控制碼被減少至少一。該數(shù)字模擬轉(zhuǎn)換器(DAC) 330將該控制碼D轉(zhuǎn)換成該 第二偵測輸出信號12。在另一實施例中，該該數(shù)字模擬轉(zhuǎn)換器330包括多個電源元件，該多 個電源元件的輸出被聯(lián)合一起以形成該第二偵測輸出信號12。每個電源元件有兩個分離輸 出位準(zhǔn)，且每個電源元件受到該控制碼的相對應(yīng)位的控制。在此方式下，該第二偵測輸出信 號12受到該控制碼D的控制。在穩(wěn)態(tài)時，該控制碼D以閉回路方式下被確立以使得該第一 時鐘CLKl與該第二時鐘CLK2間的時序差可縮到最小。當(dāng)時序差可縮到最小時，該第三時 鐘的時鐘抖動也會縮到最小。為了滿足這種狀態(tài)，該第二偵測輸出信號12必須被確立以便 最佳地補償該漏電流。在這種方式下，漏電流的不利影響就由此被緩和。在另一實施例，該 數(shù)字模擬轉(zhuǎn)換器330采用較低速元件所組成，所以該數(shù)字模擬轉(zhuǎn)換器330實質(zhì)上是免疫于 漏電流的。這樣的設(shè)計是可被接受的，因為該控制碼D不是很頻繁地被更新，在另一實施例 中，該第二偵測輸出信號12是一零階保持信號(zero-order hold signal)，該零階保持信 號可以更有效地消除在第一相位偵測電路的輸出上的漏電流。圖4為圖1中所示的加總電路130與回路濾波電路140的一實施例的電路示意 圖。該加總電路130可以是將兩個電流形式信號Il與12聯(lián)合在一起的節(jié)點。該濾波電路 140有多種實施方式，其中一種是包括一第一電容Cl與一串聯(lián)型式的電阻-電容電路，該電 阻_電容電路包括一第二電容C2與一第一電阻R。該濾波電路140接收該二個信號Il與 12的總和信號，并轉(zhuǎn)換該總和信號成一控制信號VC。上述眾多實施例僅用以方便說明以幫助明了其運作方式，非是本發(fā)明的限制條 件。壓控震蕩電路(VCO) 150有各種實施方式，且為本領(lǐng)域技術(shù)人員所熟知，故在此不再詳 述。此外，除頻電路160也有各種實施方式，且為本領(lǐng)域技術(shù)人員所熟知，故在此不再詳述。參照圖1，在另一實施例中，該第二相位偵測電路120在第一階段被禁能。在第 一階段時，時鐘產(chǎn)生電路100的運作情形相似于已知的時鐘產(chǎn)生電路(例如是鎖相回路 (PLL)、延遲鎖住回路(DLL)等其它傳統(tǒng)時鐘產(chǎn)生電路)。在第一階段時，時鐘產(chǎn)生電路100 相似于已知的時鐘產(chǎn)生電路，并確立(SETTLE)于第一穩(wěn)態(tài)，此時，在第一相位偵測電路的 輸出上的漏電流將導(dǎo)致在壓控震蕩電路(VCO)的輸出上有時鐘抖動。在該第一穩(wěn)態(tài)被確立 之后，時鐘產(chǎn)生電路100進入第二階段。在第二階段中，該第二相位偵測電路120被致能， 該第二偵測輸出信號12被逐漸更新且被確立來補償在第一相位偵測電路110的輸出上的漏電流。如此運作可使該壓控震蕩電路150的輸出上的時鐘抖動的情形被減少，甚至是被 消除。在許多應(yīng)用上，由于該濾波電路140與該壓控震蕩電路VC0150也須采用短通道元 件而使得在這兩個電路間會存在有額外的漏電流。然而，這額外的漏電流也可通過該第二 偵測輸出信號12而進行補償。因為該第二偵測輸出信號12是被確立來減輕(最小化)因 漏電流所造成在第三時鐘上的時鐘抖動，而無關(guān)于該漏電流的來源為何。以上所述僅為本發(fā)明的較佳實施例，凡根據(jù)本發(fā)明權(quán)利要求所做的均等變化與修 飾，都應(yīng)屬本發(fā)明的涵蓋范圍。
8
權(quán)利要求
一種時鐘產(chǎn)生裝置，包括一第一相位偵測電路，接收第一時鐘與第二時鐘，并偵測所述第一時鐘與所述第二時鐘間的相位差來輸出第一偵測輸出信號；一第二相位偵測電路，接收所述第一時鐘與所述第二時鐘，并偵測所述第一時鐘與所述第二時鐘間的相位差來輸出第二偵測輸出信號；一加總電路，耦接所述第一相位偵測電路與所述第二相位偵測電路，加總所述第一偵測輸出信號與所述第二偵測輸出信號以產(chǎn)生一控制信號；以及一受控震蕩電路，其根據(jù)所述控制信號的控制來產(chǎn)生一輸出時鐘；其中，所述第二時鐘對應(yīng)于所述輸出時鐘。
2.根據(jù)權(quán)利要求1所述的時鐘產(chǎn)生裝置，其中，所述第一相位偵測電路具有一第一漏 電流，所述第二相位偵測電路具有一第二漏電流，所述第一漏電流大于所述第二漏電流。
3.根據(jù)權(quán)利要求1所述的時鐘產(chǎn)生裝置，其中，所述第二偵測輸出信號是零階保持信號。
4.根據(jù)權(quán)利要求1所述的時鐘產(chǎn)生裝置，其中，所述第一偵測輸出信號包括與相位偵 測實質(zhì)上無關(guān)的一電流成分。
5.根據(jù)權(quán)利要求1所述的時鐘產(chǎn)生裝置，其中，所述第二偵測輸出信號被建立來補償 在所述第一相位偵測電路的輸出的漏電流。
6.根據(jù)權(quán)利要求1所述的時鐘產(chǎn)生裝置，其中，所述時鐘產(chǎn)生裝置具有一第一操作階 段與一第二操作階段，其中在所述第一操作階段時，所述第二相位偵測電路被禁能，其中在 所述第二操作階段時，所述第二相位偵測電路被致能。
7.根據(jù)權(quán)利要求6所述的時鐘產(chǎn)生裝置，其中，所述時鐘產(chǎn)生裝置處于穩(wěn)態(tài)后，所述時 鐘產(chǎn)生裝置進入所述第二操作階段。
8.根據(jù)權(quán)利要求1所述的時鐘產(chǎn)生裝置，其中，所述第二相位偵測電路被設(shè)置來減少 因為所述時鐘產(chǎn)生裝置的漏電流所導(dǎo)致的所述輸出時鐘的時鐘抖動。
9.根據(jù)權(quán)利要求8所述的時鐘產(chǎn)生裝置，其中，所述時鐘產(chǎn)生裝置還包括一回路濾波 電路，其中，所述時鐘產(chǎn)生裝置的漏電流包括所述回路濾波電路、所述受控震蕩電路與所 述第一相位偵測電路中的至少一個的漏電流。
10.根據(jù)權(quán)利要求1所述的時鐘產(chǎn)生裝置，所述第二相位偵測電路還包括一相位偵測器，接收第一時鐘與第二時鐘，并輸出一邏輯信號來代表所述第一時鐘與 所述第二時鐘間的時序關(guān)系；一數(shù)字濾波器，接收所述邏輯信號，并據(jù)以輸出一控制碼；以及 一數(shù)字模擬轉(zhuǎn)換器，接收所述控制碼，并據(jù)以輸出所述第二偵測輸出信號。
11.根據(jù)權(quán)利要求1所述的時鐘產(chǎn)生裝置，所述混合電路包括第一電容與電阻-電容 電路，其中，所述第一電容與所述電阻-電容電路并聯(lián)。
12.—種時鐘產(chǎn)生方法，包括 接收一第一時鐘；提供一第一相位偵測電路以偵測所述第一時鐘與一第二時鐘間的相位差來輸出一第 一偵測輸出信號；提供一第二相位偵測電路以偵測所述第一時鐘與所述第二時鐘間的相位差來輸出一第二偵測輸出信號；加總所述第一偵測輸出信號與所述第二偵測輸出信號以產(chǎn)生一控制信號；以及 根據(jù)所述控制信號以控制一輸出時鐘的頻率； 其中，所述第二時鐘與所述輸出時鐘相對應(yīng)。
13.根據(jù)權(quán)利要求12所述的時鐘產(chǎn)生方法，其中，所述第一偵測輸出信號包括與相位 偵測實質(zhì)上無關(guān)的一電流成分。
14.根據(jù)權(quán)利要求12所述的時鐘產(chǎn)生方法，其中，所述第二偵測輸出信號被建立來補 償在所述第一相位偵測電路的輸出的漏電流。
15.根據(jù)權(quán)利要求12所述的時鐘產(chǎn)生方法，其中，在所述第一操作階段時，偵測所述第 一時鐘與所述第二時鐘間的相位差來輸出一第二偵測輸出信號的步驟被停上，其中在所述 第二操作階段時，偵測所述第一時鐘與所述第二時鐘間的相位差來輸出一第二偵測輸出信 號的步驟被啟能。
16.根據(jù)權(quán)利要求12所述的時鐘產(chǎn)生方法，其中，所述第二偵測輸出信號被建立來減 少所述輸出時鐘的時鐘抖動。
17.根據(jù)權(quán)利要求12所述的時鐘產(chǎn)生方法，其中，所述第二偵測輸出信號是零階保持信號。
18.根據(jù)權(quán)利要求12所述的時鐘產(chǎn)生方法，其中，輸出所述第二偵測輸出信號的步驟 還包括輸出一邏輯信號來代表所述第一時鐘與所述第二時鐘間的時序關(guān)系； 對所述邏輯信號進行數(shù)字濾波以輸出一控制碼；以及 對所述控制碼進行數(shù)字模擬轉(zhuǎn)換以輸出所述第二偵測輸出信號。
19.一種時鐘產(chǎn)生裝置，包括一第一相位偵測電路，接收一第一時鐘與一第二時鐘，并偵測所述第一時鐘與所述第 二時鐘間的相位差來輸出一第一偵測輸出信號；一第二相位偵測電路，接收所述第一時鐘與所述第二時鐘，并偵測所述第一時鐘與所 述第二時鐘間的相位差來輸出一第二偵測輸出信號；一加總電路，加總所述第一偵測輸出信號與所述第二偵測輸出信號以產(chǎn)生一控制信 號；以及一受控震蕩電路，其根據(jù)所述控制信號的控制來產(chǎn)生一輸出時鐘； 其中，所述第二時鐘對應(yīng)于所述輸出時鐘，其中所述第二偵測輸出信號被建立來減少 所述輸出時鐘的時鐘抖動。
20.根據(jù)權(quán)利要求19所述的時鐘產(chǎn)生裝置，其中，所述第二偵測輸出信號是零階保持信號。
全文摘要
本發(fā)明披露一種時鐘產(chǎn)生裝置，其包含第一相位偵測電路，接收第一時鐘與第二時鐘來輸出第一偵測輸出信號；第二相位偵測電路，接收該第一時鐘與該第二時鐘來輸出第二偵測輸出信號；加總電路，加總該第一偵測輸出信號與該第二偵測輸出信號以產(chǎn)生一控制信號；以及受控震蕩電路，其根據(jù)該控制信號的控制來產(chǎn)生一輸出時鐘。
文檔編號H03L7/06GK101958709SQ20101023370
公開日2011年1月26日 申請日期2010年7月19日 優(yōu)先權(quán)日2009年7月17日
發(fā)明者林嘉亮 申請人:瑞昱半導(dǎo)體股份有限公司