專利名稱：電感電容共振腔振蕩裝置與輸出時(shí)鐘方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電子電路，尤指一種(但不局限于)單晶集成電路部分電路的數(shù) 字控制振蕩裝置與其電路元件。
背景技術(shù)：
在數(shù)字控制振蕩器中，工作頻率的調(diào)整，是通過使能(Enabling)或禁能 (Disabling)許多調(diào)諧電路元件而完成的。這些調(diào)諧電路元件可為任何構(gòu)件與電路，如晶體 管或可變電容。然而，調(diào)整頻率時(shí)為了能提供較高的調(diào)諧分辨率與較大的調(diào)整范圍，已知的 技術(shù)需要大量的調(diào)諧電路元件來調(diào)整頻率。在電壓與溫度變異下，要涵蓋同一調(diào)整范圍且讓調(diào)諧電路元件的分辨率愈佳，則 所需的調(diào)諧電路元件愈多。再者，為了降低面積成本，實(shí)需一高效存取與儲存機(jī)制的電路。

發(fā)明內(nèi)容
本發(fā)明的目的之一在于提供一種電感電容共振腔(LC-tank)振蕩裝置與輸出時(shí) 鐘方法，其可減少調(diào)諧電路元件的數(shù)目。本發(fā)明的目的之一在于提供一種電感電容共振腔振蕩裝置與輸出時(shí)鐘方法，其是 利用記憶單元陣列為基礎(chǔ)的存儲方案，可達(dá)成高效的存取效果。本發(fā)明實(shí)施例的特點(diǎn)之一是利用雙記憶區(qū)塊的結(jié)構(gòu)，使多個(gè)位于不同記憶區(qū)塊的 調(diào)諧電路元件可同時(shí)進(jìn)行存取動作。本發(fā)明實(shí)施例的特點(diǎn)之一是利用一分?jǐn)?shù)波形產(chǎn)生器以一高速時(shí)鐘產(chǎn)生一信號以 啟動或禁能調(diào)諧電路元件，依此方式調(diào)諧的分辨率可進(jìn)一步降低。本發(fā)明關(guān)于耦接不同的調(diào)諧電路至電感電容共振腔(LC tank)。一實(shí)施例中，一 數(shù)字控制電感電容共振腔振蕩裝置利用耦接不同的調(diào)諧電路至一電感電容共振腔所建構(gòu) 而成。該調(diào)諧電路可包含一單記憶區(qū)塊調(diào)諧單元、一雙記憶區(qū)塊調(diào)諧單元、或一分?jǐn)?shù)調(diào)諧電 路。上述每一調(diào)諧電路的調(diào)諧單元可包含一調(diào)諧電路元件與一記憶單元。本發(fā)明的一實(shí)施例中，利用單記憶區(qū)塊控制器控制單記憶區(qū)塊調(diào)諧單元、雙記憶 區(qū)塊控制器控制雙記憶區(qū)塊調(diào)諧單元、及分?jǐn)?shù)波形產(chǎn)生器控制分?jǐn)?shù)調(diào)諧電路。單記憶區(qū)塊 控制器與雙記憶區(qū)塊控制器根據(jù)一數(shù)字整數(shù)輸入分別產(chǎn)生字線與位線信號，以分別調(diào)整單 記憶區(qū)塊調(diào)諧單元與雙記憶區(qū)塊調(diào)諧單元的電容值。該分?jǐn)?shù)波形產(chǎn)生器根據(jù)一數(shù)字分?jǐn)?shù)輸 入產(chǎn)生一高速頻率，以調(diào)整分?jǐn)?shù)調(diào)諧電路的電容值。本發(fā)明的一實(shí)施例中，一調(diào)諧電路元件被使能時(shí)，其決定一第一電容值；一調(diào)諧電 路元件被禁能時(shí)，其決定一第二電容值。當(dāng)相關(guān)的控制輸入信號為二進(jìn)制1時(shí)，調(diào)諧電路元 件被使能；當(dāng)相關(guān)的控制輸入信號為二進(jìn)制0時(shí)，調(diào)諧電路元件被禁能。一實(shí)施例，該調(diào)諧 電路元件由一相關(guān)記憶單元輸出的邏輯控制信號控制。另一實(shí)施例，分?jǐn)?shù)波形產(chǎn)生器產(chǎn)生 一分?jǐn)?shù)控制信號，以直接使能與禁能調(diào)諧電路元件。每一調(diào)諧電路的電容值由每一調(diào)諧電 路中被使能與禁能的調(diào)諧電路元件數(shù)目而定。
4
本發(fā)明的一實(shí)施例中，單記憶區(qū)塊調(diào)諧單元包含有以矩陣結(jié)構(gòu)配置的二維陣列調(diào) 諧單元。該矩陣包含有大小為M的第一維(first dimension)(即行(row))、與大小為N的 第二維(即列(column))。單記憶區(qū)塊調(diào)諧單元接收M個(gè)字線、N個(gè)位線、及N個(gè)互補(bǔ)位線 的信號，且在其兩輸出節(jié)點(diǎn)間產(chǎn)生一。電容值。依據(jù)其矩陣結(jié)構(gòu)的索引設(shè)計(jì)，每一調(diào)諧單 元由其對應(yīng)的字線、位線、及互補(bǔ)位線來控制。當(dāng)一調(diào)諧單元對應(yīng)的字線被指派(Assert)， 一邏輯值經(jīng)由與調(diào)諧單元對應(yīng)的位線寫入。若二進(jìn)制1寫入調(diào)諧單元，則調(diào)諧單元的調(diào)諧 電路元件被使能；若二進(jìn)制0寫入調(diào)諧單元，則調(diào)諧單元的調(diào)諧電路元件被禁能。調(diào)諧單元 的電容值由寫入調(diào)諧單元的邏輯值決定。單記憶區(qū)塊調(diào)諧單元的電容值C1由被使能與禁 能的調(diào)諧電路元件數(shù)目、及每一調(diào)諧電路元件的第一電容值、第二電容值決定。本發(fā)明的一實(shí)施例中，雙記憶區(qū)塊調(diào)諧單元包含有一以矩陣方式配置的二維調(diào)諧 單元陣列，其中MXN調(diào)諧單元設(shè)置于M行(row)與N列(column)。雙記憶區(qū)塊調(diào)諧單元 包含兩個(gè)區(qū)塊一低區(qū)塊和一高區(qū)塊，第一列m調(diào)諧單元設(shè)于低區(qū)塊中，而其它(N-Nl)列 的調(diào)諧單元設(shè)于高區(qū)塊中。一實(shí)施例，m等于N/2。低區(qū)塊與高區(qū)塊的調(diào)諧單元是由不同 組的字線控制。雙記憶區(qū)塊調(diào)諧單元接收M個(gè)高區(qū)塊字線、M個(gè)低區(qū)塊字線、N個(gè)位線、及N 個(gè)互補(bǔ)位線的信號，以產(chǎn)生一電容值C2。該調(diào)諧單元可設(shè)置于低區(qū)塊或高區(qū)塊中。依據(jù)矩 陣結(jié)構(gòu)的索引設(shè)計(jì)，高區(qū)塊的每一調(diào)諧單元由其對應(yīng)的高區(qū)塊字線、其對應(yīng)的位線、及其對 應(yīng)的互補(bǔ)位線所控制；而低區(qū)塊的每一調(diào)諧單元由其對應(yīng)的低區(qū)塊字線、其對應(yīng)的位線、及 其對應(yīng)的互補(bǔ)位線所控制。雙記憶區(qū)塊調(diào)諧單元的調(diào)諧電路元件的使能與禁能狀態(tài)可決定 其輸出的電容值C2。調(diào)諧電路元件的第一、第二電容值的變化，基本上可決定數(shù)字控制電感電容共振 腔振蕩裝置的分辨率。利用高速時(shí)鐘使能或禁能分?jǐn)?shù)調(diào)諧電路的調(diào)諧電路元件，可讓調(diào)諧 分辨率更加地降低。一實(shí)施例中，分?jǐn)?shù)調(diào)諧電路接收分?jǐn)?shù)波形產(chǎn)生器輸出的分?jǐn)?shù)控制信號， 以使能或禁能調(diào)諧電路元件并產(chǎn)生一電容值c3。該電容值C3的數(shù)值由分?jǐn)?shù)調(diào)諧電路的調(diào) 諧電路元件是否被使能而決定。長期平均(Long-rim average)的電容值C3的數(shù)值介于調(diào) 諧電路元件的第一電容值與第二電容值之間。一實(shí)施例中，分?jǐn)?shù)波形產(chǎn)生器接收數(shù)字分?jǐn)?shù) 輸入值、高速時(shí)鐘，以產(chǎn)生分?jǐn)?shù)控制信號，而使能或禁能分?jǐn)?shù)調(diào)諧電路的調(diào)諧電路元件。本發(fā)明實(shí)施例的數(shù)字控制振蕩裝置的頻率由耦接到電感電容共振腔全部的調(diào)諧 電路電容值的總和決定，即電容Ci+Q+Cy本發(fā)明實(shí)施例所披露的上述特征或其它特征，通過下列說明書、權(quán)利要求書、及附 圖的描述將可被快速地理解。


圖1示出本發(fā)明一實(shí)施例的數(shù)字控制LC-tank振蕩器的示意圖。圖2示出本發(fā)明一實(shí)施例的調(diào)諧單元的示意圖。圖3示出本發(fā)明一實(shí)施例的單記憶區(qū)塊調(diào)諧單元的示意圖。圖4示出本發(fā)明一實(shí)施例的雙記憶區(qū)塊調(diào)諧單元的示意圖。圖5(a)示出圖4的雙記憶區(qū)塊調(diào)諧單元的記憶單元的邏輯值一實(shí)施例的示意圖。圖5(b)示出圖4的雙記憶區(qū)塊調(diào)諧單元的記憶單元的邏輯值另一實(shí)施例的示意 圖。
圖5(c)示出由圖5(a)轉(zhuǎn)換至圖5(b)的記憶單元的字線與位線的一實(shí)施例的邏 輯值的示意圖。圖6示出本發(fā)明一實(shí)施例的分?jǐn)?shù)調(diào)諧電路元件的示意圖。圖7示出本發(fā)明一實(shí)施例的分?jǐn)?shù)波形產(chǎn)生器的示意圖。圖8(a)示出圖7分?jǐn)?shù)波形產(chǎn)生器一實(shí)施例的運(yùn)作的波形圖。圖8 (b)示出圖7分?jǐn)?shù)波形產(chǎn)生器一實(shí)施例的輸入輸出信號的對應(yīng)數(shù)據(jù)的示意圖。主要元件符號說明100數(shù)字控制LC-tank振蕩裝置101、102、103 調(diào)諧電路104共振腔151、152 控制器153波形產(chǎn)生器200調(diào)諧單元210調(diào)諧電路元件220記憶單元211、212、221、222、223、224、225、226 晶體管400、401 記憶區(qū)塊601調(diào)諧電路元件
具體實(shí)施例方式本發(fā)明中，披露了數(shù)個(gè)特定的詳細(xì)說明的范例，如電子電路、零件以及方法等，令 讀者充分了解整個(gè)發(fā)明的實(shí)施例。以上雖以實(shí)施例說明本發(fā)明，但并不因此限定本發(fā)明的 范圍，只要不脫離本發(fā)明的要旨，該行業(yè)者可進(jìn)行各種變形或變更，且這些變更皆應(yīng)落入本 發(fā)明的權(quán)利要求書的范圍內(nèi)。本發(fā)明的實(shí)施例提供一種易于將調(diào)諧電路設(shè)置于數(shù)字控制電感電容共振腔 (LC-tank)振蕩電路的技術(shù)。圖1示出本發(fā)明一實(shí)施例的數(shù)字控制LC-tank振蕩電路100與 其控制邏輯電路，其中數(shù)字控制LC-tank振蕩電路100與其控制邏輯電路為本發(fā)明實(shí)施例 的電感電容共振腔(LC-tank)振蕩裝置。該數(shù)字控制LC-tank振蕩電路100包含有一電感 電容共振腔(LC-tank) 104與至少一調(diào)諧電路，為簡化說明，以下以LC-tank表示電感電容 共振腔。LC-tank 104包含有一電感值為Ltl的電感和一電容值為Ctl的電容，其中該電感耦 接該電容。一實(shí)施例，這些調(diào)諧電路中可包含一整數(shù)調(diào)諧電路(Integer tuning circuit) 以及一分?jǐn)?shù)調(diào)諧電路(Fractional tuning circuit) 103。整數(shù)調(diào)諧電路可包含一單記憶 區(qū)塊調(diào)諧單元(Single bank of tuning cell) 101、及一雙記憶區(qū)塊調(diào)諧單元(Dual bank of tuning cell) 102。每一調(diào)諧電路決定一電容值。輸出時(shí)鐘DCOCLK的振蕩頻率由電感 值k、電容值Q、以及調(diào)諧電路決定的電容值決定?？刂七壿嬰娐犯鶕?jù)一數(shù)字輸入產(chǎn)生控制 信號，以調(diào)整每一調(diào)諧電路的電容值。其中，一包含有整數(shù)部分和分?jǐn)?shù)部分的數(shù)字輸入代表 一數(shù)字振蕩頻率。單記憶區(qū)塊調(diào)諧單元101接收來自單記憶區(qū)塊控制器(Single bank controller) 151的多個(gè)字線111、多個(gè)位線112、以及多個(gè)互補(bǔ)位線113的信號，以產(chǎn)生一電容值Cp單記憶區(qū)塊調(diào)諧單元101包含有多個(gè)調(diào)諧單元(Tuning cells)。雙記憶區(qū)塊 調(diào)諧單元102接收來自雙記憶區(qū)塊控制器(Dual bank controller) 152的多個(gè)高區(qū)塊字線 (High bank word line) 121、多個(gè)低區(qū)塊字線(Low bank word line) 122、多個(gè)位線 123、以 及多個(gè)互補(bǔ)位線124的信號，以產(chǎn)生一電容值C2。雙記憶區(qū)塊調(diào)諧單元102包含多個(gè)調(diào)諧 單元，其中每一調(diào)諧單元可設(shè)于高區(qū)塊或低區(qū)塊中。分?jǐn)?shù)調(diào)諧電路103接收由一分?jǐn)?shù)波形 產(chǎn)生器(Fractional waveform generator) 153產(chǎn)生的分?jǐn)?shù)控制信號(Fractional Control Signal，F(xiàn)CS)131，以產(chǎn)生一電容值C3。接著，數(shù)字控制LC-tank振蕩電路100的頻率由全部 耦接至電感電容共振腔(LC tank)的調(diào)諧電路的電容值與電感電容共振腔104中的電容值 決定。其振蕩頻率的公式為/(2^o(CO+C1+C2+C3).須注意，若設(shè)計(jì)者將電感電容共振腔(LC-tank)振蕩電路100的部分電容值及/ 或電感值固定，其配置的組合可由設(shè)計(jì)者任意決定，則振蕩頻率可由未被固定的電容值決 定，例如將電感值Ltl與電容值Ctl固定，則振蕩頻率可由第一電容值C 1、第二電容值C2、以 及第三電容值C3所決定。一實(shí)施例，單記憶區(qū)塊控制器151接收數(shù)字整數(shù)輸入和一低速時(shí)鐘CLK_I，以產(chǎn)生 字線111、位線112、以及互補(bǔ)位線113的信號至單記憶區(qū)塊調(diào)諧單元101。低速時(shí)鐘CLK_ I等于輸出時(shí)鐘DCOCLK除以整數(shù)F與整數(shù)I的總和。單記憶區(qū)塊控制器151利用指派 (assert)字線111來寫入新數(shù)據(jù)至單記憶區(qū)塊調(diào)諧單元101的調(diào)諧單元中，且每次只會指 派一字線。當(dāng)一字線被指派，位線112中的二進(jìn)制邏輯值將寫入至與所指派的字線對應(yīng)的 調(diào)諧單元。一實(shí)施例，雙記憶區(qū)塊控制器152接收數(shù)字整數(shù)輸入和低速時(shí)鐘CLK_I，以產(chǎn)生高 區(qū)塊字線121、低區(qū)塊字線122、位線123、及互補(bǔ)位線的信號124至雙記憶區(qū)塊調(diào)諧單元 102。雙記憶區(qū)塊控制器152利用分別指派高區(qū)塊字線121與低區(qū)塊字線122來將新數(shù)據(jù) 分別寫入高區(qū)塊調(diào)諧單元與低區(qū)塊調(diào)諧單元。每次每一區(qū)塊中只有一字線會被指派。當(dāng)一 高區(qū)塊字線被指派時(shí)，位線123中的二進(jìn)制邏輯值將寫入與被指派的高區(qū)塊字線對應(yīng)的調(diào) 諧單元；而當(dāng)一低區(qū)塊字線被指派時(shí)，位線123中的二進(jìn)制邏輯值將寫入與被指派的低區(qū) 塊字線對應(yīng)的調(diào)諧單元。一實(shí)施例，分?jǐn)?shù)波形產(chǎn)生器153接收數(shù)字分?jǐn)?shù)輸入與一高速時(shí)鐘LK_F，產(chǎn)生分?jǐn)?shù) 控制信號(FCS) 131以使能(Enable)或禁能(Disable)分?jǐn)?shù)調(diào)諧電路103中的調(diào)諧電路元 件。高速時(shí)鐘CLK_F由輸出時(shí)鐘DCOCLK除以一整數(shù)F而求得。一實(shí)施例，圖2示出本發(fā)明一實(shí)施例的調(diào)諧單元200。調(diào)諧單元200包含有一調(diào)諧 電路元件210以及一記憶單元220。調(diào)諧單元200接收一字線W”一位線B」、以及一互補(bǔ)位 線&，且在其輸出節(jié)點(diǎn)O1與O2間產(chǎn)生一電容值。調(diào)諧電路元件210可為任何構(gòu)件與電路， 例如晶體管或可變電容。記憶單元220可為任何儲存裝置。一實(shí)施例，調(diào)諧電路元件210包含有一對PMOS晶體管(P_type Metal-Oxide-Semiconductor) 211與212。調(diào)諧電路元件210接收一記憶單元220的數(shù)字 控制信號Cu。當(dāng)數(shù)字的控制信號Cy為二進(jìn)制1時(shí)，調(diào)諧電路元件210被使能，且在輸出 節(jié)點(diǎn)O1與O2間產(chǎn)生一第一電容值；當(dāng)數(shù)字控制信號Ci, j為二進(jìn)制0時(shí)，調(diào)諧電路元件210被禁能，且在其輸出節(jié)點(diǎn)O1與O2間產(chǎn)生一第二電容值。一實(shí)施例，記憶單元220可為具有一讀/寫端口(Read/write port)的靜 態(tài)隨機(jī)存取存儲器(Static random access memory)。記憶單元220的兩交叉耦接 (cross-connected)反向器221、222、223、及224用以儲存數(shù)據(jù)。記憶單元220用以產(chǎn)生調(diào) 諧電路元件210的數(shù)字控制輸入信號Cu。換言之，記憶單元220中儲存的數(shù)據(jù)的邏輯值用 以決定調(diào)諧電路元件210輸出節(jié)點(diǎn)O1與O2間的電容值。若儲存數(shù)據(jù)的邏輯值為二進(jìn)制1， 則調(diào)諧電路元件210將處于被使能狀態(tài)，且在輸出節(jié)點(diǎn)O1與O2間產(chǎn)生第一電容值；若儲存 的數(shù)據(jù)的邏輯值為二進(jìn)制0，則調(diào)諧電路元件210將被禁能，且在輸出節(jié)點(diǎn)O1與O2間產(chǎn)生 第二電容值。如圖2所示，一新邏輯值可通過晶體管225與226寫入記憶單元220。晶體管225 與 226 為兩個(gè) NMOS 晶體管(N-type Metal-Oxide-Semiconductor)。若字線 Wi 為二進(jìn)制 1， 則位線B」的邏輯值將寫入記憶單元220以取代其原本儲存的數(shù)據(jù)。若字線Wi為二進(jìn)制0， 則記憶單元中220中儲存數(shù)據(jù)的邏輯值則被保留(Hold)。一實(shí)施例，在字線被指派的狀態(tài)下(如二進(jìn)制1)，若二進(jìn)制1寫入記憶單元220， 則位線與互補(bǔ)位線的互補(bǔ)邏輯值Bj與&分別設(shè)定為二進(jìn)制1及二進(jìn)制0 ；在字線被指派的 狀態(tài)下(如二進(jìn)制1)，若二進(jìn)制0寫入記憶單元220，則位線與互補(bǔ)位線的互補(bǔ)邏輯值Bj與 &分別設(shè)定為二進(jìn)制0及二進(jìn)制1。單記憶區(qū)塊調(diào)諧單元101包含有一個(gè)以矩陣結(jié)構(gòu)設(shè)置的二維陣列調(diào)諧單元，其中 MXN調(diào)諧單元的排列方式為M行(row)與N列(column)。圖3示出依據(jù)本發(fā)明實(shí)施例的單 記憶區(qū)塊調(diào)諧單元101的一實(shí)施例，其中M = 4且N = 4。單記憶區(qū)塊調(diào)諧單元101接收4 個(gè)字線(WLtl，WL1; WL2，與WL3)、4個(gè)位線(B。，B1; B2，與B3)、及4個(gè)互補(bǔ)位線(瓦,B1, B2 ,
與瓦)的信號，且在兩輸出節(jié)點(diǎn)O1與O2間產(chǎn)生電容值C115本實(shí)施例的單記憶區(qū)塊調(diào)諧單元 101包含有16個(gè)調(diào)諧單元，如該圖所示，總共有四個(gè)行(row)，且每行設(shè)置有4個(gè)調(diào)諧單元。 依據(jù)矩陣設(shè)置的索引設(shè)計(jì)，每一調(diào)諧單元由其對應(yīng)的字線與位線所控制。單記憶區(qū)塊調(diào)諧單元101的全部調(diào)諧單元的輸出節(jié)點(diǎn)O1相互耦接，且全部調(diào)諧單 元的輸出節(jié)點(diǎn)O2亦相互耦接。因此，單記憶區(qū)塊調(diào)諧單元101輸出節(jié)點(diǎn)O1與O2間的電容值 C1為其全部調(diào)諧單元的電容值總和，電容值C1的大小由相關(guān)記憶單元儲存的數(shù)據(jù)邏輯值、 以及每一調(diào)諧電路元件的第一與第二電容值來決定。每一調(diào)諧單元依據(jù)其相關(guān)記憶單元儲 存的數(shù)據(jù)邏輯值產(chǎn)生一電容值。例如，當(dāng)記憶單元儲存的數(shù)據(jù)邏輯值為二進(jìn)制1時(shí)，調(diào)諧單 元產(chǎn)生第一電容值；當(dāng)記憶單元儲存的數(shù)據(jù)邏輯值為二進(jìn)制0時(shí)，調(diào)諧單元產(chǎn)生第二電容 值。雙記憶區(qū)塊調(diào)諧單元102包含有一個(gè)以矩陣結(jié)構(gòu)設(shè)置的二維陣列調(diào)諧單元，其中 MXN調(diào)諧單元的排列方式為M行(row)與N列(column)。雙記憶區(qū)塊調(diào)諧單元包含有兩 個(gè)區(qū)塊——低區(qū)塊(Low bank)和高區(qū)塊(High bank)。在第一列附(column)的調(diào)諧單元 設(shè)于低區(qū)塊，而其它(N-Nl)列(column)的調(diào)諧單元設(shè)于高區(qū)塊。一實(shí)施例，m等于N/2。 低區(qū)塊與高區(qū)塊的調(diào)諧單元由不同組的字線所控制。一實(shí)施例，圖4示出本發(fā)明的一實(shí)施例的雙記憶區(qū)塊調(diào)諧單元102的示意圖，其中 M = 4，N = 4，第0列(column)與第1列(column)的調(diào)諧單元設(shè)于低區(qū)塊400，而第2列
8(column)與第3列(column)的調(diào)諧單元設(shè)于高區(qū)塊401。雙記憶區(qū)塊調(diào)諧單元102接收 4個(gè)高區(qū)塊字線(HW。，HW1, HW2，與HW3)、4個(gè)低區(qū)塊字線(LWtl，LW1, LW2，與LW3)、4個(gè)位線(B。， B1, B2，與B3)、以及4個(gè)互補(bǔ)位線(瓦，B,,尾，與耳)的信號，且在輸出節(jié)點(diǎn)O1與O2間產(chǎn) 生電容值C2。雙記憶區(qū)塊調(diào)諧單元102包含有16個(gè)調(diào)諧單元，總共有4行(row)且每一行 設(shè)有4個(gè)調(diào)諧單元。依據(jù)其矩陣結(jié)構(gòu)的索引設(shè)計(jì)，每一調(diào)諧單元由其對應(yīng)的字線與位線控 制，而低區(qū)塊字線控制低區(qū)塊400的調(diào)諧單元，而高區(qū)塊字線控制高區(qū)塊401的調(diào)諧單元。雙記憶區(qū)塊調(diào)諧單元的全部調(diào)諧單元的輸出節(jié)點(diǎn)01相互耦接，且全部調(diào)諧單元 的輸出節(jié)點(diǎn)O2亦相互耦接。因此，雙記憶區(qū)塊調(diào)諧單元輸出節(jié)點(diǎn)O1與O2間的電容值C2為 其全部調(diào)諧單元的電容值總和，電容值C2的大小由相關(guān)記憶單元儲存的數(shù)據(jù)邏輯值、以及 每一調(diào)諧電路元件的第一與第二電容值來決定。每一調(diào)諧單元依據(jù)其相關(guān)記憶單元儲存的 數(shù)據(jù)邏輯值產(chǎn)生一電容值。例如，當(dāng)記憶單元儲存的數(shù)據(jù)邏輯值為二進(jìn)制1時(shí)，則調(diào)諧單元 產(chǎn)生第一電容值；當(dāng)記憶單元儲存的數(shù)據(jù)邏輯值為二進(jìn)制0時(shí)，則調(diào)諧單元產(chǎn)生第二電容 值。在高區(qū)塊與低區(qū)塊的調(diào)諧單元的存取方式，可利用指派高區(qū)塊字線與低區(qū)塊字線 來分別存取。當(dāng)然，一實(shí)施例中，亦可同時(shí)存取高區(qū)塊與低區(qū)塊的調(diào)諧單元。因此，被存取 的高區(qū)塊與低區(qū)塊的調(diào)諧單元可不在同一行(row)中。圖5(a)示出雙記憶區(qū)塊調(diào)諧單元 102中儲存于相關(guān)記憶單元的二進(jìn)制數(shù)據(jù)一實(shí)施例的示意圖。本實(shí)施例中，相關(guān)記憶單元儲 存的二進(jìn)制數(shù)據(jù)如下全部列(column)的第0行(row)與第0、1、2列的第1行(row)為二 進(jìn)制1，而在其它相關(guān)記憶單元儲存的二進(jìn)制數(shù)據(jù)為0。如圖5(b)所示，將二進(jìn)制1寫入第 1行(row)第3列(column)的調(diào)諧單元與寫入第2行(row)第0列(column)的調(diào)諧單元 的動作，需指派高區(qū)塊字線HW1與低區(qū)塊字線LW2——即將此兩字線設(shè)為二進(jìn)制1。上述示 例的字線與位線設(shè)定如圖5(c)所示。一實(shí)施例，圖6示出本發(fā)明一實(shí)施例的分?jǐn)?shù)調(diào)諧電路103的示意圖。分?jǐn)?shù)調(diào)諧 電路103接收分?jǐn)?shù)波形產(chǎn)生器153的分?jǐn)?shù)控制信號(FCS)，并在兩輸出節(jié)點(diǎn)間產(chǎn)生一電容 值C3。當(dāng)其控制輸入信號為二進(jìn)制1時(shí)，分?jǐn)?shù)調(diào)諧電路的調(diào)諧電路元件601產(chǎn)生一第一電 容值；當(dāng)其控制輸入信號為二進(jìn)制0時(shí)，分?jǐn)?shù)調(diào)諧電路的調(diào)諧電路元件601產(chǎn)生一第二電 容值。為了在第一電容值與第二電容值間示出一平均電容值，調(diào)諧電路元件601由分?jǐn)?shù)控 制信號(FCS)使能與禁能，其中分?jǐn)?shù)控制信號(FCS)由高速時(shí)鐘CLK_F中取出(Clocked out)。依此方式，分?jǐn)?shù)調(diào)諧電路經(jīng)過長時(shí)間運(yùn)作后(Long-rim)所得的平均電容值，能夠達(dá) 到(Achieve)第一與第二電容值之間的一電容值。圖7示出本發(fā)明一實(shí)施例之分?jǐn)?shù)波形產(chǎn)生器153的示意圖。該分?jǐn)?shù)波形產(chǎn)生 器153包含有一個(gè)Q有理數(shù)產(chǎn)生器(Q-rational number) 701、一個(gè)Q有理數(shù)信號產(chǎn)生 器(Q-rational signal) 702、一加法器703、另一加法器704、一組取樣觸發(fā)器(Sampling flip-flop) 705、及一時(shí)鐘分頻器(Clock divider) 706。分?jǐn)?shù)波形產(chǎn)生器153接收數(shù)字分 數(shù)輸入與高速時(shí)鐘CLK_F，以產(chǎn)生分?jǐn)?shù)控制信號(FCS)。首先，時(shí)鐘分頻器706將高速時(shí)鐘 CLK_F除以一整數(shù)Q，以產(chǎn)生一時(shí)鐘CLK_Q，其中在一 CLK_Q時(shí)鐘周期中包含有Q個(gè)CLK_F的 時(shí)鐘周期。分?jǐn)?shù)波形產(chǎn)生器可在CLK_Q的時(shí)鐘周期中產(chǎn)生Q+1個(gè)不同的波形。圖8(a)示出一示例的時(shí)序圖，其中假設(shè)Q = 4。首先，Q有理數(shù)信號產(chǎn)生器702依 據(jù)凈QRV值(net QRV value)產(chǎn)生分?jǐn)?shù)控制信號FCS，其中該凈QRV值的數(shù)目限制在總數(shù)為Q+1個(gè)不同值。在本示例的Q = 4的情況下，凈QRV值的組合包含有0、0. 25,0. 5,0. 75、 及1。由于受限于凈QRV的分辨率值，加法器704計(jì)算出一凈QRR中的余數(shù)(residue)。凈 QRR中的余數(shù)(residue)與CLK_Q下一時(shí)鐘的數(shù)字分?jǐn)?shù)輸入相加，以求得一凈QIN。接著， Q有理數(shù)產(chǎn)生器701接收凈QIN值，且產(chǎn)生凈QRV值。一實(shí)施例中，Q有理數(shù)產(chǎn)生器701依 據(jù)圖8(b)的Q = 4的設(shè)定來產(chǎn)生QRV值。 本發(fā)明披露一數(shù)字控制LC-tank振蕩裝置。以上雖以實(shí)施例說明本發(fā)明，但并不 因此限定本發(fā)明的范圍，只要不脫離本發(fā)明的要旨，該行業(yè)者可進(jìn)行各種變形或變更。
權(quán)利要求
一種電感電容共振腔振蕩裝置，包含有一控制邏輯電路，用以接收一輸出時(shí)鐘、一分?jǐn)?shù)輸入、及一整數(shù)輸入，以產(chǎn)生一分?jǐn)?shù)控制信號與多個(gè)控制信號，所述控制邏輯電路包含一分?jǐn)?shù)波形產(chǎn)生器，根據(jù)所述輸出時(shí)鐘與所述分?jǐn)?shù)輸入，以產(chǎn)生所述分?jǐn)?shù)控制信號；以及一控制器，根據(jù)所述輸出時(shí)鐘與所述整數(shù)輸入，以產(chǎn)生所述多個(gè)控制信號；以及一電感電容共振腔振蕩電路，包含一電感電容共振腔，包括有一具有電感值的電感和一具有一第一電容值的電容；一整數(shù)調(diào)諧電路，接收所述分?jǐn)?shù)控制信號，以產(chǎn)生一第二電容值以及一分?jǐn)?shù)調(diào)諧電路，接收所述多個(gè)控制信號，以產(chǎn)生一第三電容值；其中，所述電感電容共振腔振蕩電路的頻率由所述第一電容值、所述第二電容值、以及所述第三電容值所決定。
2.根據(jù)權(quán)利要求1所述的裝置，其中，所述整數(shù)調(diào)諧電路包含有一單記憶區(qū)塊調(diào)諧單 元和一雙記憶區(qū)塊調(diào)諧單元。
3.根據(jù)權(quán)利要求2所述的裝置，其中，至少一所述單記憶區(qū)塊調(diào)諧單元和/或至少一所 述雙記憶區(qū)塊調(diào)諧單元包含有一以矩陣結(jié)構(gòu)配置的二維調(diào)諧單元陣列。
4.根據(jù)權(quán)利要求1所述的裝置，其中，所述控制邏輯電路還包含一分頻器，對所述輸出時(shí)鐘分頻，以產(chǎn)生一第一時(shí)鐘及一第二時(shí)鐘，其中所述第一時(shí)鐘 的頻率高于所述第二時(shí)鐘的頻率；其中，所述分?jǐn)?shù)波形產(chǎn)生器根據(jù)所述第一時(shí)鐘和所述分?jǐn)?shù)輸入，產(chǎn)生所述分?jǐn)?shù)控制信 號；而所述控制器根據(jù)所述第二時(shí)鐘和所述整數(shù)輸入，產(chǎn)生所述多個(gè)控制信號。
5.根據(jù)權(quán)利要求1所述的裝置，其中，所述整數(shù)調(diào)諧電路還包含多個(gè)調(diào)諧單元，其中每 一所述調(diào)諧單元包含一內(nèi)存電路元件和一調(diào)諧電路元件；且所述整數(shù)調(diào)諧電路的所述多個(gè) 調(diào)諧單元是以矩陣結(jié)構(gòu)配置的二維調(diào)諧單元陣列。
6.根據(jù)權(quán)利要求1所述的裝置，其中，所述分?jǐn)?shù)波形產(chǎn)生器包含有一Q有理數(shù)產(chǎn)生器、 一 Q有理數(shù)信號產(chǎn)生器、一第一加法器、一第二加法器、一取樣電路、及一時(shí)鐘分頻器。
7.根據(jù)權(quán)利要求1所述的裝置，其中，所述多個(gè)控制信號包含有字線、位線、及互補(bǔ)位 線的信號。
8.根據(jù)權(quán)利要求7所述的裝置，其中，在運(yùn)作時(shí)每次只指派一個(gè)所述字線。
9.一種產(chǎn)生數(shù)字控制振蕩裝置輸出時(shí)鐘的方法，包含有接收所述輸出時(shí)鐘、一分?jǐn)?shù) 輸入、及一整數(shù)輸入；根據(jù)所述輸出時(shí)鐘與所述分?jǐn)?shù)輸入，產(chǎn)生一分?jǐn)?shù)控制信號； 根據(jù)所述輸出時(shí)鐘與所述整數(shù)輸入，產(chǎn)生多個(gè)控制信號；提供一電感電容共振腔振蕩電路，其包含有相互耦接的電感與電容，所述電感具有一 電感值，且所述電容具有一第一電容值；根據(jù)所述多個(gè)控制信號提供一第二電容值； 根據(jù)所述分?jǐn)?shù)控制信號提供一第三電容值；以及輸出所述輸出時(shí)鐘，其中，所述輸出時(shí)鐘的振蕩頻率對應(yīng)于所述電感值、所述第一電容值、所述第二電容值、及所述第三電容值。
10.根據(jù)權(quán)利要求9所述的方法，其中，所述多個(gè)控制信號包含字線、位線、及互補(bǔ)位線 的信號。
11.根據(jù)權(quán)利要求10所述的方法，其中，在運(yùn)作時(shí)每次只指派所述多個(gè)控制信號中的 一個(gè)控制信號。
12.—種電感電容共振腔振蕩裝置，包含有一控制邏輯電路，用以接收一輸出時(shí)鐘、至少一輸入，以產(chǎn)生多個(gè)控制信號；以及一電感電容共振腔振蕩電路，包含一電感電容共振腔，包括有相互耦接的一電感與一電容，所述電感具有一電感值，且所 述電容具有一第一電容值；以及多個(gè)調(diào)諧電路，接收所述多個(gè)控制信號，以產(chǎn)生多個(gè)電容值；其中，每個(gè)所述調(diào)諧電路包含有以矩陣結(jié)構(gòu)配置的二維調(diào)諧單元陣列，且每個(gè)所述調(diào) 諧單元接收至少一所述控制信號以產(chǎn)生至少一所述電容值。
13.根據(jù)權(quán)利要求12所述的裝置，其中，所述調(diào)諧單元包含有一記憶單元，根據(jù)所述控制信號決定其儲存的數(shù)據(jù)邏輯值，且根據(jù)所述數(shù)據(jù)邏輯值產(chǎn) 生一數(shù)字控制輸入信號；以及一調(diào)諧電路元件，依據(jù)所述數(shù)字控制輸入信號，決定其輸出節(jié)點(diǎn)間的電容值。
14.根據(jù)權(quán)利要求12所述的裝置，其中，所述多個(gè)控制信號包含有字線、位線、及互補(bǔ) 位線的信號。
15.根據(jù)權(quán)利要求14所述的裝置，其中，在運(yùn)作時(shí)每次只指派一個(gè)所述字線。
全文摘要
本發(fā)明實(shí)施例披露了一種電感電容共振腔(LC-tank)振蕩裝置與輸出時(shí)鐘方法。該數(shù)字控制振蕩裝置將不同的調(diào)諧電路(Tuning circuit)耦接至一電感電容共振腔。調(diào)諧電路包含一單記憶區(qū)塊調(diào)諧單元(Single bank oftuning cell)、一雙記憶區(qū)塊調(diào)諧單元(Dual bank oftuning cell)、或一分?jǐn)?shù)調(diào)諧電路(Fractional tuning circuit)。每一調(diào)諧電路的調(diào)諧單元包含有一調(diào)諧電路元件、及一記憶單元。
文檔編號H03B5/04GK101958687SQ20101023370
公開日2011年1月26日 申請日期2010年7月19日 優(yōu)先權(quán)日2009年7月17日
發(fā)明者李朝政, 謝鴻元 申請人:瑞昱半導(dǎo)體股份有限公司