一種基于pci-e接口的信號處理方法及信號處理裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及信號處理領(lǐng)域，特別涉及一種基于PC1-E接口的信號處理方法及信號處理裝置。
【背景技術(shù)】
[0002]PC1-E (Peripheral Component Interconnect Express,即高速傳輸?shù)耐獠炕ヂ?lián)設(shè)備標(biāo)準(zhǔn))技術(shù)由Intel公司在2001年提出，并在2002年底聯(lián)合AMD，DELL，IBM等公司形成技術(shù)規(guī)范，命名為PC1-E，是第三代I/O總線的標(biāo)準(zhǔn)。PC1-E采用了目前業(yè)內(nèi)流行的點(diǎn)對點(diǎn)串行連接，每個設(shè)備都有自己的專用連接，不需要向整個總線請求帶寬，而且可以把數(shù)據(jù)傳輸率提高到一個很高的頻率，PC1-E的雙單工連接能夠提供更高的傳送速率和質(zhì)量。PC1-E接口根據(jù)總線接口對位寬的要求不同而有所差異，分別為PC1-E1X(250M/S)、2X、4X、8X、16X、甚至32X，IX速率最低，32X速率最高。該技術(shù)正在廣泛應(yīng)用在工業(yè)控制、通信、計(jì)算機(jī)領(lǐng)域，成為突破傳輸速率，快速互聯(lián)的主流。在通信領(lǐng)域，隨著Altera和Xilinx公司相繼推出自身集成 PC1-E core (PC1-E 硬核)的高端 FPGA (Field — Programmable Gate Array,即領(lǐng)域可編程門陣列，也可稱為可編程控制器)，應(yīng)用PC1-E實(shí)現(xiàn)100G和400G，越來越多的成為各大通信廠商的首選方案。
[0003]但現(xiàn)有的技術(shù)方案，PC1-E技術(shù)的實(shí)現(xiàn)是針對特定信號或者特定格式來進(jìn)行的傳輸，并且傳輸方式單一，難以滿足對多種信號接入的需求。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題是提供一種基于PC1-E接口的信號處理方法及信號處理裝置，用以解決現(xiàn)有技術(shù)中在采用PC1-E高速傳輸技術(shù)時，只能針對特定信號或者特定格式來進(jìn)行的傳輸，且傳輸方式單一，難以滿足對多種信號接入的需求的問題。
[0005]為了解決上述技術(shù)問題，本發(fā)明實(shí)施例提供一種基于PC1-E接口的信號處理方法，包括:
[0006]獲取不同類型的多種輸入信號；
[0007]將所述多種輸入信號中的每種輸入信號分別轉(zhuǎn)換成滿足PC1-E總線格式的事務(wù)層包TLP報(bào)文后并緩存；
[0008]對緩存的每種輸入信號的TLP報(bào)文進(jìn)行仲裁控制；
[0009]根據(jù)所述仲裁控制后的結(jié)果，將每種輸入信號的TLP報(bào)文給PC1-E控制器進(jìn)行輸出。
[0010]進(jìn)一步地，所述多種信號包括SDH開銷信號、0ΤΝ開銷信號、DVB信號和CPU信號中的至少兩種。
[0011]進(jìn)一步地，所述獲取不同類型的多種輸入信號的步驟具體為:獲取不同類型的多種輸入信號，并將每種輸入信號分別存入緩存單元，其中，所述緩存單元的大小是分別根據(jù)每種輸入信號的格式來分配的。
[0012]進(jìn)一步地，所述將所述多種輸入信號中的每種輸入信號分別轉(zhuǎn)換成滿足PC1-E總線格式的TLP報(bào)文后并緩存的步驟包括:
[0013]獲取不同種類信號的處理優(yōu)先級；
[0014]按照所述處理優(yōu)先級的順序，對每種輸入信號依次進(jìn)行轉(zhuǎn)換處理，得到滿足PC1-E總線格式的每種輸入信號的TLP報(bào)文并緩存。
[0015]進(jìn)一步地，所述對緩存的每種輸入信號的TLP報(bào)文進(jìn)行仲裁控制的步驟包括:
[0016]獲取預(yù)設(shè)規(guī)則；
[0017]根據(jù)所述預(yù)設(shè)規(guī)則，對所述TLP報(bào)文進(jìn)行仲裁控制；
[0018]其中，所述預(yù)設(shè)規(guī)則包括:預(yù)設(shè)的每種TLP報(bào)文的流出順序、預(yù)設(shè)的多種TLP報(bào)文之間的優(yōu)先級、TLP報(bào)文之間的發(fā)送間隔以及錯誤包的處理方法。
[0019]本發(fā)明實(shí)施例提供一種基于PC1-E接口的信號處理裝置，包括:
[0020]獲取模塊，用于獲取不同類型的多種輸入信號；
[0021]轉(zhuǎn)換模塊，用于將所述多種輸入信號中的每種輸入信號分別轉(zhuǎn)換成滿足PC1-E總線格式的TLP報(bào)文后并緩存；
[0022]控制模塊，用于對緩存的每種輸入信號的TLP報(bào)文進(jìn)行仲裁控制；
[0023]傳輸模塊，用于根據(jù)所述仲裁控制后的結(jié)果，將每種輸入信號的TLP報(bào)文給PC1-E控制器進(jìn)行輸出。
[0024]進(jìn)一步地，所述獲取模塊獲取不同類型的多種輸入信號，并將每種輸入信號分別存入緩存單元，其中，所述緩存單元的大小是分別根據(jù)每種輸入信號的格式來分配的。
[0025]進(jìn)一步地，所述轉(zhuǎn)換模塊包括:
[0026]第一獲取單元，獲取不同種類信號的處理優(yōu)先級；
[0027]轉(zhuǎn)換單元，用于按照所述處理優(yōu)先級的順序，對每種輸入信號依次進(jìn)行轉(zhuǎn)換處理，得到滿足PC1-E總線格式的每種輸入信號的TLP報(bào)文并緩存。
[0028]進(jìn)一步地，所述控制模塊包括:
[0029]第二獲取單元，用于獲取預(yù)設(shè)規(guī)則；
[0030]控制單元，用于根據(jù)所述預(yù)設(shè)規(guī)則，對所述TLP報(bào)文進(jìn)行仲裁控制；
[0031]其中，所述預(yù)設(shè)規(guī)則包括:預(yù)設(shè)的每種TLP報(bào)文的流出順序、預(yù)設(shè)的多種TLP報(bào)文之間的優(yōu)先級、TLP報(bào)文之間的發(fā)送間隔以及錯誤包的處理方法。
[0032]本發(fā)明的有益效果是:
[0033]上述方案，通過利用仲裁控制實(shí)現(xiàn)對多種接入信號的傳輸控制，通過單一接口發(fā)送給PC1-E控制器，此種方式，減少了 PC1-E接口的設(shè)置，提高了信號的處理效率，同時提高了設(shè)備互聯(lián)效率。
【附圖說明】
[0034]圖1表示本發(fā)明實(shí)施例的所述信號處理方法的總體流程圖；
[0035]圖2表示本發(fā)明實(shí)施例的所述信號處理裝置的模塊示意圖；
[0036]圖3表示本發(fā)明實(shí)施例的信號接入示意圖；
[0037]圖4表示本發(fā)明實(shí)施例的信號處理流程示意圖；
[0038]圖5表示本發(fā)明實(shí)施例的FPGA中模塊示意圖；
[0039]圖6表7K本發(fā)明實(shí)施例的FPGA中仲裁模塊的信號處理過程7Κ意圖；
[0040]圖7表示本發(fā)明實(shí)施例的信號轉(zhuǎn)換示意圖。
【具體實(shí)施方式】
[0041]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖及具體實(shí)施例對本發(fā)明進(jìn)行詳細(xì)描述。
[0042]本發(fā)明針對現(xiàn)有技術(shù)中在采用PC1-E高速傳輸技術(shù)時，只能針對特定信號或者特定格式來進(jìn)行的傳輸，且傳輸方式單一，難以滿足對多種信號接入的需求的問題，提供一種基于PC1-E接口的信號處理方法及信號處理裝置。
[0043]如圖1所示，本發(fā)明實(shí)施例的所述信號處理方法，包括:
[0044]步驟10，獲取不同類型的多種輸入信號；
[0045]步驟20，將所述多種輸入信號中的每種輸入信號分別轉(zhuǎn)換成滿足PC1-E總線格式的事務(wù)層包(TLP, Transact1n Layer Packet)報(bào)文后并緩存；
[0046]步驟30，對緩存的每種輸入信號的TLP報(bào)文進(jìn)行仲裁控制；
[0047]步驟40，根據(jù)所述仲裁控制后的結(jié)果，將每種輸入信號的TLP報(bào)文給PC1-E控制器進(jìn)行輸出。
[0048]本發(fā)明上述方案，通過利用仲裁控制實(shí)現(xiàn)對多種接入信號的傳輸控制，并通過單一接口發(fā)送給PC1-E控制器，減少了 PC1-E接口的設(shè)置，提高了設(shè)備互聯(lián)效率。
[0049]應(yīng)當(dāng)說明的是，每種輸入信號可以為CPU信號、OTN(Optical Transport Network,即光傳送網(wǎng))開銷信號、SDH (Synchronous Digital Hierarchy,同步數(shù)字體系)信號、DVB (Digital Video Broadcasting，即數(shù)字視頻廣播)信號以及經(jīng)過信號格式轉(zhuǎn)換后能滿足PC1-E總線格式的任意信號，所述多種輸入信號包含上述信號中的至少兩種。
[0050]具體地，在接收到多種信號后，首先要將每種輸入信號分別存入緩存，并且根據(jù)每種輸入信號的格式來對應(yīng)分配信號所占用的緩存大小。
[0051]信號接收完成后，需要將每種輸入信號進(jìn)行格式轉(zhuǎn)換，轉(zhuǎn)換為能滿足PC1-E總線格式的事務(wù)包TLP報(bào)文，本發(fā)明實(shí)施例的所述步驟20具體為:
[0052]獲取不同種類信號的處理優(yōu)先級；
[0053]按照所述處理優(yōu)先級的順序，對每種輸入信號依次進(jìn)行轉(zhuǎn)換處理，得到滿足PC1-E總線格式的每種輸入信號的TLP報(bào)文并緩存。
[0054]首先獲取緩存中每種輸入信號的類型，然后根據(jù)不同種類信號的處理優(yōu)先級判定首先對哪個信號進(jìn)行轉(zhuǎn)換，例如信號的處理順序?yàn)镃PU信號、0ΤΝ開銷信號，若緩存中同時存在有上述兩種信號，則首先對CPU信號進(jìn)行格式轉(zhuǎn)換，當(dāng)CPU信號格式轉(zhuǎn)換完成后再進(jìn)行0ΤΝ開銷信號的格式轉(zhuǎn)換，在進(jìn)行格式轉(zhuǎn)換時，根據(jù)每種信號的類型，調(diào)用此種信號對應(yīng)的預(yù)設(shè)轉(zhuǎn)換規(guī)則，完成對此種信號的格式轉(zhuǎn)換。
[0055]應(yīng)當(dāng)說明的是，所述信號格式轉(zhuǎn)換過程為本領(lǐng)域技術(shù)人員所熟知的，在此不再詳細(xì)說明。
[0056]在對每種輸入信號進(jìn)行格式轉(zhuǎn)換完成后，便是對每種TLP報(bào)文的傳輸，在進(jìn)行傳輸之前，需要對每種事務(wù)包TLP報(bào)文進(jìn)行發(fā)送控制，因此本發(fā)明實(shí)施例的所述步驟30具體為:
[0057]獲取預(yù)設(shè)規(guī)則；
[0058]根據(jù)所述預(yù)設(shè)規(guī)則，對所述TLP報(bào)文進(jìn)行仲裁控制。
[0059]應(yīng)當(dāng)說明的是，所述預(yù)設(shè)規(guī)則主要包括:預(yù)設(shè)的每種TLP報(bào)文的流出順序、預(yù)設(shè)的多種TLP報(bào)文之間的優(yōu)先級、TLP報(bào)文之間的發(fā)送間隔以及錯誤包的處理方法，依據(jù)此預(yù)設(shè)規(guī)則，首先對每種TLP報(bào)文進(jìn)行包校驗(yàn)，只有當(dāng)校驗(yàn)通過后才能發(fā)送此TLP報(bào)文；在傳輸時，會依據(jù)TLP報(bào)文的優(yōu)先級順序依次傳輸，只有一個TLP報(bào)文中的所有數(shù)據(jù)按照順序傳輸完成后，在達(dá)到了預(yù)設(shè)的發(fā)送間隔后，才能進(jìn)行下一個TLP報(bào)文的傳輸。
[0060]應(yīng)當(dāng)說明的是，所述仲裁控制其實(shí)只是對一種信號做處理，即PC1-E的標(biāo)準(zhǔn)包格式，這樣便簡化了處理流程。
[0061]在將TLP報(bào)文傳輸給PC1-E控制器后，PC1-E控制器根據(jù)TLP報(bào)文的種類分別將所述TLP報(bào)文發(fā)送給對應(yīng)的設(shè)備實(shí)現(xiàn)TLP報(bào)文的輸出。
[0062]上述方案，通過將接收的多個輸入信號分別轉(zhuǎn)換成對應(yīng)的滿足PC1-E總線格式的數(shù)據(jù)包，然后經(jīng)過仲裁控制由一個接口分別發(fā)送所述數(shù)據(jù)包給PC1-E，此種方法，使得PC1-E控制器只通過一個接口便可實(shí)現(xiàn)對多種不同信號的接收，減少了接口設(shè)置，提高了信號的處理效率，同時提高了設(shè)備互聯(lián)效率，同時簡化了單板之間的信號對接，節(jié)約了成本。
[0063]如圖2所示，本發(fā)明實(shí)施例的所述信號處理裝置，包括:
[0064]獲取模塊1，用于獲取不同類型的多種輸入信號；
[0065]轉(zhuǎn)換模塊2，用于將所述多種輸入信號中的每種輸入信號分別轉(zhuǎn)換成滿足PC1-E總線格式的TLP報(bào)文后并緩存；
[0066]控制模塊3，用于對緩存的每種輸入信號的TLP報(bào)文進(jìn)行仲裁控制；
[0067]發(fā)送模塊4，用于根據(jù)所述仲裁控制后的結(jié)果，將每種輸入信號的TLP報(bào)文給PC1-E控制器進(jìn)行輸出。
[0068]應(yīng)當(dāng)說明的是，獲取模塊1用于獲取不同類型的多種輸入信號，并將每種輸入信號分別存入緩存單元，并