且，所述緩存單元的大小是分別根據(jù)每種輸入信號的格式來分配的。
[0069]具體地，所述轉(zhuǎn)換模塊2包括:
[0070]第一獲取單元，獲取不同種類信號的處理優(yōu)先級；
[0071]轉(zhuǎn)換單元，用于按照所述處理優(yōu)先級的順序，對每種輸入信號依次進行轉(zhuǎn)換處理，得到滿足PC1-E總線格式的每種輸入信號的TLP報文并緩存。
[0072]具體地，所述控制模塊3包括:
[0073]第二獲取單元，用于獲取預(yù)設(shè)規(guī)則；
[0074]控制單元，用于根據(jù)所述預(yù)設(shè)規(guī)則，對所述TLP報文進行仲裁控制。
[0075]應(yīng)當說明的是，所述第二獲取單元獲取的預(yù)設(shè)規(guī)則主要包括:預(yù)設(shè)的每種TLP報文的流出順序、預(yù)設(shè)的多種TLP報文之間的優(yōu)先級、TLP報文之間的發(fā)送間隔以及錯誤包的處理方法。
[0076]需要說明的是，該信號處理裝置實施例是與上述信號處理方法對應(yīng)的信號處理裝置，上述信號處理方法的所有實現(xiàn)方式均適用于該信號處理裝置實施例中，也能達到與上述信號處理方法相同的技術(shù)效果。
[0077]下面對上述信號控制裝置的具體工作過程舉例說明如下(應(yīng)當說明的是，因信號的流向是雙線的，兩個方向的信號處理機制是相同的，以下例子只以信號流向PC1-E來進行說明):以集成有PC1-E core (PC1-E硬核)的FPGA為例，F(xiàn)PGA中集成有PC1-E core用以實現(xiàn)PC1-E的傳輸，而傳輸速率的設(shè)置和PC1-E core的設(shè)置可以在IDE (Integrated DriveElectronics,即電子集成驅(qū)動器)開發(fā)環(huán)境中根據(jù)配置向?qū)нM行配置。
[0078]如圖3 所示，PC1-E core 包括 SERDES(SERializer(串行器)/DESerializer (解串器)的簡稱)和PC1-E,所述PC1-E core與仲裁模塊間進行信號傳輸，所有輸入信號(CPU信號、OTN開銷信號、SDH信號、DVB信號等)均通過FPGA的專用信號接入管腳接入到仲裁模塊，進而存儲到緩存(RAM)中，在進行輸入信號對應(yīng)的格式轉(zhuǎn)換后，然后對各種轉(zhuǎn)換后的信號進行異常處理，根據(jù)控制信號接入的仲裁配置文件對轉(zhuǎn)換后的信號進行仲裁控制后，分別將上述轉(zhuǎn)換后信號經(jīng)由緩存發(fā)送給PC1-E core。
[0079]如圖4所示，所述信號的處理流程為:多種不同種類的輸入信號(如CPU信號、0ΤΝ開銷信號、SDH信號)首先存儲在緩存RAM中，然后對緩存RAM中的輸入信號分別經(jīng)由相對應(yīng)的格式轉(zhuǎn)換規(guī)則轉(zhuǎn)換成具有統(tǒng)一格式的TLP報文，然后流控模塊根據(jù)仲裁的配置信息(即上述的預(yù)設(shè)規(guī)則)，對這些信號進行異常處理并輸出異常處理結(jié)果，處理完成后將所述輸入信號對應(yīng)的TLP報文經(jīng)由PC1-E core接口分別傳輸出去。
[0080]下面以xilinx公司的FPGA為例對上述方法的使用場景進行詳細的描述。
[0081 ] 如圖5所示，F(xiàn)PGA模塊包括PC1-E模塊和仲裁模塊；
[0082]其中，所述PC1-E模塊使用Vivado (Vivado設(shè)計套件，是FPGA廠商賽靈思公司2012年發(fā)布的集成設(shè)計環(huán)境)進行例化，由PC1-E core和配置模塊構(gòu)成，PC1-E core主要由SERDES和PC1-E組成，所述PC1-E模塊主要用于完成PC1-E串行接口的轉(zhuǎn)換，并處理PC1-E相關(guān)協(xié)議；其中，PC1-E core由IP core (IP核是指用于產(chǎn)品應(yīng)用專用集成電路(ASIC)或者FPGA的邏輯塊或數(shù)據(jù)塊)生成，由于PC1-E的配置比較復(fù)雜，單獨在IP core外實現(xiàn)配置模塊，此配置模塊不僅完成了 RC(Root Complex)端的配置，而且完成了對EP(EndPoint)端的配置(通過配置TLP進行)，應(yīng)當說明的是，所述RC和EP分別為PC1-E的兩種模式；
[0083]配置模塊由Complet1n Decoder (完成編碼器)、Controller (控制器)、Packet Generator (包發(fā)生器)和TX Mux (傳出復(fù)用器)組成，對于仲裁模塊正常發(fā)送接收的業(yè)務(wù)TLP報文，配置模塊只起到透明傳輸?shù)淖饔?，PC1-E core和配置模塊之間用AXI4-Stream(—種總線協(xié)議)接口進行連接，同時PC1-E模塊和信號處理裝置也使用AXI4-Stream接口進行連接。
[0084]如圖6所示，所述仲裁模塊在PC1-E發(fā)送方向，此模塊完成CPU_TLP包、0TN_TLP包等包的仲裁，以順序輪詢機制(可以通過配置文件cfg_file修改)為例，各種TLP包的優(yōu)先級相同，實現(xiàn)順次發(fā)送；在？(:14接收方向，需要判定接收的包是對何種信號的響應(yīng)，根據(jù)判定結(jié)果，將該包發(fā)給對應(yīng)的模塊；此外所述仲裁模塊還需要實現(xiàn)TLP包接收失敗判定功能，發(fā)送后開始計時，如果超過N ms(N為參數(shù),可修改)還未收到包,則上報TLP包接收失敗，失敗指示信號至少保持1個時鐘周期有效，失敗次數(shù)寄存器加一，同時下一個TLP包可以進行發(fā)送，AXI總線不再占用；此外，所述仲裁模塊還要實現(xiàn)和PC1-E IPcore的AXI接口，如果PC1-E IPcore提供的接收時鐘和發(fā)送時鐘不是一個時鐘，則需要在此模塊對接收的TLP包用FIFO (First Input First Output, B卩先進先出)進行跨時鐘域處理，將接收的TLP包轉(zhuǎn)成發(fā)送時鐘域，例如，跨時鐘域處理后，接收和發(fā)送時鐘的頻率都是37.25MHz,只是頻率有微小偏差。
[0085]對于仲裁模塊中信號的處理流程的具體實現(xiàn)為:
[0086]如圖6所示，將信號轉(zhuǎn)換完成后的TLP報文分別存到對應(yīng)的緩存中，例如CPU信號轉(zhuǎn)換完成的TLP報文記為CPU_TLP，并將此CPU_TLP存入到緩存中，緩存字段記為CPU_TLP_BUFFER, OTN信號轉(zhuǎn)換完成的0ΤΝ報文記為0TN_TLP，并將此0TN_TLP存入到緩存中，緩存字段記為0TN_TLP_BUFFER，然后流控模塊(FL0W_CTRL)根據(jù)配置文件(Cfgjile)對信號進行仲裁控制，之后，將所述CPU_TLP和0TN_TLP分別通過AXI接口進行傳輸；在流控模塊接收到AXI接口傳輸?shù)男盘柡?，同樣根?jù)配置文件(Cfg_file)對信號進行仲裁控制后在將接收的信號傳輸出去。
[0087]應(yīng)當說明的是，上述的仲裁模塊實現(xiàn)了輪詢控制、突發(fā)控制、優(yōu)先級可編程控制以及包間隔可編程控制等多種控制功能。
[0088]如圖7所示，因為信號的傳輸是雙向的，在接收PC1-E方向發(fā)送的TLP報文時，首先判斷接收到的TLP報文是對何種信號的響應(yīng)，然后再分別將此TLP報文利用對應(yīng)的格式轉(zhuǎn)換規(guī)則進行格式轉(zhuǎn)換成符合設(shè)備使用的信號，然后再將格式轉(zhuǎn)換后的信號發(fā)送給對應(yīng)的設(shè)備；同樣的在接收到設(shè)備發(fā)送的信號時，會根據(jù)對應(yīng)的格式轉(zhuǎn)換規(guī)則，將所述信號格式轉(zhuǎn)換成TLP報文，然后再將TLP報文進行傳輸。
[0089]應(yīng)當說明的是，上述方案，通過在一個設(shè)備上實現(xiàn)多種信號的接入，同時實現(xiàn)了多種信號的仲裁控制，實現(xiàn)了靈活配置，提高了接入速度，節(jié)約了成本。
[0090]以上所述的是本發(fā)明的優(yōu)選實施方式，應(yīng)當指出對于本技術(shù)領(lǐng)域的普通人員來說，在不脫離本發(fā)明所述的原理前提下還可以作出若干改進和潤飾，這些改進和潤飾也在本發(fā)明的保護范圍內(nèi)。
【主權(quán)項】
1.一種基于PC1-E接口的信號處理方法，其特征在于，包括: 獲取不同類型的多種輸入信號； 將所述多種輸入信號中的每種輸入信號分別轉(zhuǎn)換成滿足PC1-E總線格式的事務(wù)層包TLP報文后并緩存； 對緩存的每種輸入信號的TLP報文進行仲裁控制； 根據(jù)所述仲裁控制后的結(jié)果，將每種輸入信號的TLP報文給PC1-E控制器進行輸出。2.根據(jù)權(quán)利要求1所述的信號處理方法，其特征在于，所述多種信號包括SDH開銷信號、OTN開銷信號、DVB信號和CPU信號中的至少兩種。3.根據(jù)權(quán)利要求1所述的信號處理方法，其特征在于，所述獲取不同類型的多種輸入信號的步驟具體為:獲取不同類型的多種輸入信號，并將每種輸入信號分別存入緩存單元，其中，所述緩存單元的大小是分別根據(jù)每種輸入信號的格式來分配的。4.根據(jù)權(quán)利要求1所述的信號處理方法，其特征在于，所述將所述多種輸入信號中的每種輸入信號分別轉(zhuǎn)換成滿足PC1-E總線格式的TLP報文后并緩存的步驟包括: 獲取不同種類信號的處理優(yōu)先級； 按照所述處理優(yōu)先級的順序，對每種輸入信號依次進行轉(zhuǎn)換處理，得到滿足PC1-E總線格式的每種輸入信號的TLP報文并緩存。5.根據(jù)權(quán)利要求1所述的信號處理方法，其特征在于，所述對緩存的每種輸入信號的TLP報文進行仲裁控制的步驟包括: 獲取預(yù)設(shè)規(guī)則； 根據(jù)所述預(yù)設(shè)規(guī)則，對所述TLP報文進行仲裁控制； 其中，所述預(yù)設(shè)規(guī)則包括:預(yù)設(shè)的每種TLP報文的流出順序、預(yù)設(shè)的多種TLP報文之間的優(yōu)先級、TLP報文之間的發(fā)送間隔以及錯誤包的處理方法。6.一種基于PC1-E接口的信號處理裝置，其特征在于，包括: 獲取模塊，用于獲取不同類型的多種輸入信號； 轉(zhuǎn)換模塊，用于將所述多種輸入信號中的每種輸入信號分別轉(zhuǎn)換成滿足PC1-E總線格式的TLP報文后并緩存； 控制模塊，用于對緩存的每種輸入信號的TLP報文進行仲裁控制； 傳輸模塊，用于根據(jù)所述仲裁控制后的結(jié)果，將每種輸入信號的TLP報文給PC1-E控制器進行輸出。7.根據(jù)權(quán)利要求6所述的信號處理裝置，其特征在于，所述獲取模塊獲取不同類型的多種輸入信號，并將每種輸入信號分別存入緩存單元，其中，所述緩存單元的大小是分別根據(jù)每種輸入信號的格式來分配的。8.根據(jù)權(quán)利要求6所述的信號處理裝置，其特征在于，所述轉(zhuǎn)換模塊包括: 第一獲取單元，獲取不同種類信號的處理優(yōu)先級； 轉(zhuǎn)換單元，用于按照所述處理優(yōu)先級的順序，對每種輸入信號依次進行轉(zhuǎn)換處理，得到滿足PC1-E總線格式的每種輸入信號的TLP報文并緩存。9.根據(jù)權(quán)利要求6所述的信號處理裝置，其特征在于，所述控制模塊包括: 第二獲取單元，用于獲取預(yù)設(shè)規(guī)則； 控制單元，用于根據(jù)所述預(yù)設(shè)規(guī)則，對所述TLP報文進行仲裁控制； 其中，所述預(yù)設(shè)規(guī)則包括:預(yù)設(shè)的每種TLP報文的流出順序、預(yù)設(shè)的多種TLP報文之間的優(yōu)先級、TLP報文之間的發(fā)送間隔以及錯誤包的處理方法。
【專利摘要】本發(fā)明提供了一種基于PCI-E接口的信號處理方法及信號處理裝置。本發(fā)明屬于信號處理領(lǐng)域。所述信號處理方法，包括：獲取不同類型的多種輸入信號；將所述多種輸入信號中的每種輸入信號分別轉(zhuǎn)換成滿足PCI-E總線格式的事務(wù)層包TLP報文后并緩存；對緩存的每種輸入信號的TLP報文進行仲裁控制；根據(jù)所述仲裁控制后的結(jié)果，將每種輸入信號的TLP報文給PCI-E控制器進行輸出。上述方案，通過利用仲裁控制實現(xiàn)對多種接入信號的傳輸控制，此種方式，減少了PCI-E接口的設(shè)置，提高了設(shè)備互聯(lián)效率。
【IPC分類】H04L12/861, H04L29/06, H04L12/863, H04L12/865
【公開號】CN105306421
【申請?zhí)枴緾N201410307173
【發(fā)明人】蘇慧銳, 孟凡虎
【申請人】中興通訊股份有限公司
【公開日】2016年2月3日
【申請日】2014年6月30日
【公告號】WO2016000376A1