基于一位冗余位的帶數(shù)字校準(zhǔn)的逐次逼近型模數(shù)轉(zhuǎn)換器的制造方法
【專利摘要】本發(fā)明涉及模擬集成電路設(shè)計(jì)領(lǐng)域，為提出一種基于一位冗余位的帶數(shù)字校準(zhǔn)的逐次逼近模數(shù)轉(zhuǎn)換器，降低對DAC精度的要求，降低DAC中單位電容的面積，也降低整體SAR ADC的面積和功耗。為此，本發(fā)明：基于一位冗余位的帶數(shù)字校準(zhǔn)的逐次逼近型模數(shù)轉(zhuǎn)換器，由若干冗余位電容及比較器構(gòu)成，所有冗余位電容的上極板連接到DAC的輸出節(jié)點(diǎn)Vout，同時(shí)連接到一個(gè)開關(guān)，該開關(guān)的另外一端連接到共模電壓，所有冗余位電容的下極板都連接到各自的選擇開關(guān)，這些選擇開關(guān)的另外一端連接到Vrefp，Vrefn和Vin中的某一個(gè)；DAC的輸出經(jīng)比較器、經(jīng)邏輯模塊控制冗余位電容開關(guān)的連接。本發(fā)明主要應(yīng)用于模擬集成電路設(shè)計(jì)制造場合。
【專利說明】
基于一位冗余位的帶數(shù)字校準(zhǔn)的逐次逼近型模數(shù)轉(zhuǎn)換器
技術(shù)領(lǐng)域
[0001] 本發(fā)明涉及模擬集成電路設(shè)計(jì)領(lǐng)域，特別涉及一種基于一位冗余位的帶數(shù)字校準(zhǔn) 的逐次逼近型模數(shù)轉(zhuǎn)換器。
【背景技術(shù)】
[0002] 逐次逼近型模數(shù)轉(zhuǎn)換器（311(^688；[￥6 4。。1'01；[1]1&1：；[0111?68丨8七61411&108-1：0-Digital Converter，SAR ADC)有著高速，低功耗的特點(diǎn)，廣泛應(yīng)用于圖像傳感器，無線傳感 器等中。傳統(tǒng)SAR ADC結(jié)構(gòu)示意圖如圖1，由數(shù)模轉(zhuǎn)換器(Digital-to-Analog Converter， DAC)，比較器和邏輯模塊組成。SAR ADC的精度由其中DAC和比較器的精度共同決定，當(dāng)SAR ADC的精度較高時(shí)，DAC中單位電容的面積則需要足夠大來保證精度，但是單位電容面積大 帶來了整體ADC面積大以及功耗高的問題。

【發(fā)明內(nèi)容】

[0003] 為克服現(xiàn)有技術(shù)的不足，本發(fā)明旨在提出一種基于一位冗余位的帶數(shù)字校準(zhǔn)的逐 次逼近模數(shù)轉(zhuǎn)換器，降低對DAC精度的要求，從而降低DAC中單位電容的面積，也降低整體 SAR ADC的面積和功耗。本發(fā)明采用的技術(shù)方案是，基于一位冗余位的帶數(shù)字校準(zhǔn)的逐次逼 近型模數(shù)轉(zhuǎn)換器，由若干冗余位電容及比較器構(gòu)成，Vrefp，Vrefn表示參考電壓，Vcm表示共 模電壓，Vin表示SAR ADC的輸入電壓，Vout表示DAC的輸出電壓，Ci表示DAC中的電容，i = 1，…，N，所有冗余位電容的上極板連接到DAC的輸出節(jié)點(diǎn)Vout，同時(shí)連接到一個(gè)開關(guān)，該開 關(guān)的另外一端連接到共模電壓Vcm，所有冗余位電容的下極板都連接到各自的選擇開關(guān)，這 些選擇開關(guān)的另外一端連接到Vref p，Vrefn和Vin中的某一個(gè);DAC的輸出連接到比較器，與 比較器另一輸入端輸入的共模電平Vcm比較，比較器輸出連接到邏輯模塊的輸入，邏輯模塊 的輸出控制冗余位電容開關(guān)的連接。
[0004] 工作過程如下:首先進(jìn)行采樣，DAC中電容的下極板連接到Vin，上極板連接Vcm，采 樣結(jié)束之后，DAC的最高位置"1"，權(quán)重最大的冗余位電容的下極板連接到Vrefp，其余冗余 位電容的下極板連接到Vrefn，根據(jù)比較器的比較結(jié)果，如果為"1"，則最高位保留"1"，權(quán)重 最大的冗余位電容的下極板保持到Vrefp的連接，如果為"0"，則最高位置"0"，權(quán)重最大的 冗余位電容的下極板連接到Vrefn的連接，然后將DAC的次高位置"Γ;重復(fù)以上過程，后面 的位也依次置"Γ并重復(fù)以上過程，直到得到最后一位的結(jié)果，不考慮采樣需要的周期數(shù)， 整個(gè)比較的過程一共需要N+1個(gè)周期，最后輸出N+1位的數(shù)字碼。
[0005] 本發(fā)明的特點(diǎn)及有益效果是：
[0006] 本發(fā)明降低了SAR ADC中對DAC精度的要求，從而降低DAC中單位電容的面積，也降 低了SAR ADC整體的面積。
[0007] 同時(shí)本發(fā)明通過采用較小的單位電容，降低了整體SAR ADC的功耗。
【附圖說明】：
[0008] 圖I SAR ADC結(jié)構(gòu)示意圖。
[0009] 圖2帶一位冗余位的SAR ADC中DAC示意圖。
【具體實(shí)施方式】
[0010]為了在不增大SAR ADC面積和功耗的基礎(chǔ)上，保證SAR ADC的精度，本發(fā)明提出一 種基于一位冗余位的帶數(shù)字校準(zhǔn)的逐次逼近模數(shù)轉(zhuǎn)換器。在SAR ADC中增加一位冗余位來 保證數(shù)字校準(zhǔn)的有效性，從而在此基礎(chǔ)上進(jìn)行數(shù)字校準(zhǔn)，放寬了SAR ADC中DAC對單位電容 的失配的要求。
[0011] 對于SAR ADC，如果在不增大SAR ADC面積和功耗的基礎(chǔ)上，保證SAR ADC的精度， 那么其中DAC模塊中電容產(chǎn)生的失配會(huì)導(dǎo)致SAR ADC輸出的每一位權(quán)重都會(huì)偏離理想的值。 為了能夠正確的得到SAR ADC的真實(shí)的輸入?，F(xiàn)有技術(shù)是通過數(shù)字校準(zhǔn)的方法來修正每一 位的權(quán)重，該方法主要是給SAR ADC已知的輸入，然后根據(jù)SAR ADC的輸出求解出每一位所 代表的真實(shí)權(quán)重，在SAR ADC以后工作中，根據(jù)已求得的每一位真實(shí)權(quán)重和輸出的碼值對輸 入進(jìn)行正確的還原。為了保證數(shù)字校準(zhǔn)的有效性，只有當(dāng)高位電容小于其之后的低位電容 之和時(shí)，才能通過數(shù)字校準(zhǔn)來準(zhǔn)確的還原SAR ADC的輸入，如式（1)，其中η的最大值為N，N表 示SAR ADC的位數(shù)，為正整數(shù)。
[0012] (1)
[0013] 所以需要改變SAR ADC電容的權(quán)重來保證（1)式的成立，現(xiàn)有技術(shù)是改變DAC的權(quán) 重，不再是傳統(tǒng)的二進(jìn)制權(quán)重，而是采用小于二進(jìn)制的權(quán)重，對于N(N為正整數(shù)）位的SAR ADC，設(shè)權(quán)重為M，搜索步長變?yōu)閇M N' MN'-1…M4 M3 M2 M M]，其中Ν'一般大于等于N+2。如果Ν' 等于Ν+2,使得SAR ADC帶有兩位的冗余，這樣N位的SAR ADC-共需要Ν+2個(gè)周期才能完成整 個(gè)二進(jìn)制的搜索。
[0014] 現(xiàn)為了保證數(shù)字校準(zhǔn)的有效性，依然需要改變SAR ADC中電容權(quán)重的大小來保證 式（1)的成立，但是由于低位電容的失配產(chǎn)生的誤差較低，不會(huì)對SAR ADC的精度產(chǎn)生嚴(yán)重 的影響，所以我們拉低高位電容的權(quán)重，保證校準(zhǔn)對于高位的有效性即可，我們采用增加一 位冗余位拉低高位電容的權(quán)重，這樣不會(huì)過多的增加 SAR ADC的量化周期。
[0015] 帶有一位冗余位的N位SAR ADC的結(jié)構(gòu)如圖2所示。在圖2中，Vrefp，Vrefn表示參考 電壓，Vcm表示共模電壓，Vin表示SAR ADC的輸入電壓，Vout表示DAC的輸出電壓。CiU = 1，…，N)表示DAC中的電容，Cr表示冗余位的電容。所有電容的上極板連接到DAC的輸出節(jié)點(diǎn) Vout，同時(shí)連接到一個(gè)開關(guān)，該開關(guān)的另外一端連接到共模電壓Vcm，所有電容的下極板都 連接到各自的選擇開關(guān)，這些選擇開關(guān)的另外一端連接到Vrefp，Vrefn和Vin中的某一個(gè)。 DAC的輸出連接到比較器與其另一輸入端輸入的共模電平(Vcm)比較，比較器輸出連接到邏 輯模塊的輸入，邏輯模塊的輸出控制這些開關(guān)的連接。
[0016] 對于帶有一位冗余位的N位SAR ADC的整個(gè)工作過程如下:首先進(jìn)行采樣，DAC中電 容的下極板連接到Vin，上極板連接Vcm，采樣結(jié)束之后，DAC的最高位置"Γ，權(quán)重最大的電 容的下極板連接到Vrefp，其余電容的下極板連接到Vrefn，根據(jù)比較器的比較結(jié)果，如果為 "Γ，則最高位保留"Γ，權(quán)重最大的電容的下極板保持到Vrefp的連接，如果為"0"，則最高 位置"0"，權(quán)重最大的電容的下極板連接到Vrefn的連接，然后將DAC的次高位置"Γ ;重復(fù)以 上過程，后面的位也依次置"Γ并重復(fù)以上過程，直到得到最后一位的結(jié)果，不考慮采樣需 要的周期數(shù)，整個(gè)比較的過程一共需要Ν+1個(gè)周期，最后輸出Ν+1位的數(shù)字碼。
[0017] SAR ADC采用12位的精度，轉(zhuǎn)換速率為2MS/s，供電電壓采用3.3V，電容陣列采用2 段式，冗余位設(shè)置在第六位，即搜索步長變?yōu)閇2048 1024 512 256 128 64 64 32 16 8 4 2 I IhVrefp設(shè)置為2.475V，Vrefn設(shè)置為0.825￥。12位SAR ADC工作時(shí)先進(jìn)行數(shù)字校準(zhǔn)，給 SAR ADC輸入一個(gè)緩慢變化且包含了全量程的斜坡信號，然后記錄并統(tǒng)計(jì)SAR ADC的輸出， 根據(jù)統(tǒng)計(jì)的結(jié)果，算出SAR ADC中電容失配之后的每一位的真實(shí)的權(quán)重。然后再進(jìn)行正常的 量化，工作流程如下:首先進(jìn)行采樣，DAC中電容的下極板連接到輸入電壓，上極板連接共模 電壓1.65V，采樣結(jié)束之后，DAC的最高位置"1"，權(quán)重最大的電容的下極板連接到Vrefp，其 余電容的下極板連接到Vrefn，根據(jù)比較器的比較結(jié)果，如果為"1"，則最高位保留"1"，權(quán)重 最大的電容的下極板保持到Vrefp的連接，如果為"0"，則最高位置"0"，權(quán)重最大的電容的 下極板連接到Vrefn的連接;然后將DAC的次高位置"1"，重復(fù)以上過程，后面的位也依次置 "Γ并重復(fù)以上過程，直到得到最后一位的結(jié)果，不考慮采樣需要的周期數(shù)，整個(gè)比較的過 程一共需要13個(gè)周期，最后輸出13位的數(shù)字碼。
[0018] 對于12位的SAR ADC，DAC中的電容加上1%的失配時(shí)，通過仿真驗(yàn)證，該SAR ADC經(jīng) 過數(shù)字校準(zhǔn)之后有效位可以達(dá)到11.76位。
【主權(quán)項(xiàng)】
1. 一種基于一位冗余位的帶數(shù)字校準(zhǔn)的逐次逼近型模數(shù)轉(zhuǎn)換器，其特征是，由若干冗 余位電容及比較器構(gòu)成，VrefP，Vrefη表示參考電壓，Vcm表示共模電壓，Vin表示SAR ADC的 輸入電壓，Vout表示DAC的輸出電壓，Ci表示DAC中的電容，? = 1，···，Ν，所有冗余位電容的上 極板連接到DAC的輸出節(jié)點(diǎn)Vout，同時(shí)連接到一個(gè)開關(guān)，該開關(guān)的另外一端連接到共模電壓 Vcm，所有冗余位電容的下極板都連接到各自的選擇開關(guān)，這些選擇開關(guān)的另外一端連接到 Vrefp，Vrefn和Vin中的某一個(gè);DAC的輸出連接到比較器，與比較器另一輸入端輸入的共模 電平Vcm比較，比較器輸出連接到邏輯模塊的輸入，邏輯模塊的輸出控制冗余位電容開關(guān)的 連接。2. 如權(quán)利要求1所述的基于一位冗余位的帶數(shù)字校準(zhǔn)的逐次逼近型模數(shù)轉(zhuǎn)換器，其特 征是，工作過程如下：首先進(jìn)行采樣，DAC中電容的下極板連接到Vin，上極板連接Vcm，采樣 結(jié)束之后，DAC的最高位置"1"，權(quán)重最大的冗余位電容的下極板連接到Vrefp，其余冗余位 電容的下極板連接到Vrefn，根據(jù)比較器的比較結(jié)果，如果為"Γ，則最高位保留"Γ，權(quán)重最 大的冗余位電容的下極板保持到Vrefp的連接，如果為"0"，則最高位置"0"，權(quán)重最大的冗 余位電容的下極板連接到Vrefn的連接，然后將DAC的次高位置"Γ;重復(fù)以上過程，后面的 位也依次置"Γ并重復(fù)以上過程，直到得到最后一位的結(jié)果，不考慮采樣需要的周期數(shù)，整 個(gè)比較的過程一共需要N+1個(gè)周期，最后輸出N+1位的數(shù)字碼。
【文檔編號】H03M1/10GK105915220SQ201610209093
【公開日】2016年8月31日
【申請日】2016年4月5日
【發(fā)明人】徐江濤, 尹昭楊, 聶凱明, 高靜, 史再峰
【申請人】天津大學(xué)