專利名稱：一種三通道視頻轉發(fā)設備和轉發(fā)方法
技術領域：
本發(fā)明涉及視頻信號轉發(fā)領域，特別涉及一種具有無延時、短延時和長延時的三通道的視頻轉發(fā)設備及相應的視頻轉發(fā)方法。
背景技術：
隨著片上系統(tǒng)SOC技術的長足發(fā)展，基于總線結構的處理方式帶來相當大的靈活性。只要滿足總線條件的外部設備，可以很方便的掛接在總線上?；贏RM處理器的片上系統(tǒng)當前在終端設備、手持設備中得到非常廣泛的應用。ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture) 3. 0,7 AXI (Advanced extensible Interface)總線，它是AMBA3. 0協(xié)議中最重要的部分，是一種面向高性能、高帶寬、低延遲的片內(nèi)總線。本發(fā)明采用了 AXI總線，可以掛接到AXI總線上，為別的設備(例如帶有AXI 總線的視頻后處理設備)提供視頻信號源，并根據(jù)處理時間，靈活的配置延時時長；還可以與中央處理器配合起來，處理更復雜的視頻應用。在一些特定視頻處理場合，需要對視頻信號進行轉發(fā)，但有可能在轉發(fā)之前需要進行一些特定的處理后，才轉發(fā)出去，特定的視頻處理導致視頻信號的一定延時。目前市場沒有專門針對該種用途的靈活可配置的設備，因此本發(fā)明針對該種特殊用途，特提出了三通道的視頻轉發(fā)設備及相應的視頻轉發(fā)方法，支持無延時、短延時和長延時的轉發(fā)路徑，用戶可以根據(jù)特定視頻處理的具體時延，靈活配置其延時參數(shù)，以滿足多種延時需求。

發(fā)明內(nèi)容
為了解決上述問題，本發(fā)明提供了一種AXI總線的視頻轉發(fā)設備以及相應的視頻轉發(fā)方法，可以實現(xiàn)視頻的無延時、短延時、長延時的轉發(fā)。本發(fā)明首先提供一種三通道視頻轉發(fā)設備，其特征在于，該設備包括視頻信號接收模塊Si、三通道轉發(fā)處理模塊S2、視頻信號發(fā)送模塊S3、通道寄存器301和短/長延時寄存器307，其中，視頻信號接收模塊Sl分別與三通道轉發(fā)處理模塊和視頻信號發(fā)送模塊連接，用于接收視頻信號，對視頻信號進行處理得到視頻同步信息和顏色數(shù)據(jù)，并將視頻同步信息輸出到視頻信號發(fā)送模塊，將顏色數(shù)據(jù)輸出到三通道轉發(fā)處理模塊；通道寄存器301，用于根據(jù)視頻數(shù)據(jù)不同的時延要求，選擇三通道中的其中一個；三通道轉發(fā)處理模塊S2分別與視頻信號接收模塊Sl和視頻信號發(fā)送模塊連接 S3，用于根據(jù)通道寄存器301的設置，將從視頻信號接收模塊Sl接收到的顏色數(shù)據(jù)按照不同的延時要求轉發(fā)到視頻信號發(fā)送模塊S3 ；短/長延時寄存器307，用于存儲延時設置值；視頻信號發(fā)送模塊S3分別與視頻信號接收模塊Sl和三通道轉發(fā)處理模塊S2連接，用于根據(jù)視頻信號接收模塊Sl中存儲的視頻同步信息、通道寄存器301的信息和短/ 長延時寄存器307的信息，產(chǎn)生無/有延時的同步時序，將其與從三通道轉發(fā)處理模塊S2接收到的顏色數(shù)據(jù)相組合，生成新的視頻信號，發(fā)送到視頻信號接收設備。本發(fā)明還提供一種對視頻信號進行三通道轉發(fā)的方法，其特征在于，該方法包括以下步驟步驟1，接收視頻信號；步驟2，從所述視頻信號中提取出顏色數(shù)據(jù)；步驟3，根據(jù)視頻信號對于時延的要求從無延時轉發(fā)通道1、短延時轉發(fā)通道2和長延時轉發(fā)通道3這三條轉發(fā)通道中選擇一條通道轉發(fā)所述顏色數(shù)據(jù)；步驟4，根據(jù)所選擇的轉發(fā)通道產(chǎn)生同步時序；步驟5，將所產(chǎn)生的同步時序與從視頻信號中提取出的顏色數(shù)據(jù)組合起來，形成新的視頻信號；步驟6，將所述新的視頻信號轉發(fā)出去。本發(fā)明所提供的視頻轉發(fā)設備和三通道轉發(fā)方法，可以實現(xiàn)視頻的無延時、短延時、長延時的轉發(fā)，結合用戶的視頻處理特點，可以靈活配置其轉發(fā)的時延。針對不用的視頻應用，通過配置應用時延即可得到轉發(fā)的視頻，有效地降低了這類應用的復雜性。采用該設備，則用戶可以更專注于完成其視頻應用，而不需要關注轉發(fā)的細節(jié)。


圖1是三通道視頻轉發(fā)設備的應用系統(tǒng)示意圖。圖2是三通道視頻轉發(fā)設備結構示意圖和三通道轉發(fā)數(shù)據(jù)流圖。圖3是長延時通道的地址讀寫方法示意圖。圖4是三通道視頻轉發(fā)方法流程圖。
具體實施例方式為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，以下結合具體實施例，并參照附圖，對本發(fā)明進一步詳細說明。在視頻處理中，通常需要對圖像進行一些后處理，比如去噪點、濾波處理、運動估計等，這些處理均需要一定的時間完成，因此本發(fā)明針對視頻后處理時長的不同，設計了具有三通道的視頻轉發(fā)設備，以滿足視頻后處理的不同需求。本發(fā)明轉發(fā)的視頻信號可以是數(shù)字視頻接口(Digital Visual Interface, DVI) 視頻信號或者高清晰度多媒體接口(High Definition Multimedia hterface，HDMI)信號的視頻分量。圖1是三通道視頻轉發(fā)設備的應用系統(tǒng)示意圖。如圖1所示，本發(fā)明所述的三通道視頻轉發(fā)設備通過AXI系統(tǒng)總線為中央處理器和視頻后處理設備提供視頻數(shù)據(jù)源。其中一種應用場景為視頻通過三通道轉發(fā)設備存儲到內(nèi)存中，然后中央處理器配置后處理模塊的處理地址和三通道轉發(fā)設備的一致，同時配置三通道轉發(fā)設備的延時時長，保證后處理模塊處理完成的數(shù)據(jù)被轉發(fā)。圖2是三通道視頻轉發(fā)設備結構示意圖和三通道轉發(fā)數(shù)據(jù)流圖，如圖2所示，本發(fā)明所提出的三通道視頻轉發(fā)設備，包括視頻信號接收模塊Si、三通道轉發(fā)處理模塊S2、視頻信號發(fā)送模塊S3、通道寄存器301和短/長延時寄存器307 ；其中
視頻信號接收模塊Sl分別與三通道轉發(fā)處理模塊S2和視頻信號發(fā)送模塊連接 S3，用于接收視頻信號，對視頻信號進行處理得到視頻同步信息和顏色數(shù)據(jù)，并將視頻同步信息輸出到視頻信號發(fā)送模塊S3，將顏色數(shù)據(jù)輸出到三通道轉發(fā)處理模塊S2 ；通道寄存器301，用于根據(jù)視頻數(shù)據(jù)不同的時延要求，選擇三通道中的其中一個通道，在通道1、2、3的處理模塊和發(fā)送模塊中都將查看該寄存器的值，通道寄存器301保存的值為001表示選擇無延時通道1，值為002時表示選擇短延時通道2，值為003時表示選擇長延時通道3。三通道轉發(fā)處理模塊S2分別與視頻信號接收模塊Sl和視頻信號發(fā)送模塊連接 S3，用于根據(jù)通道寄存器301的設置，將從視頻信號接收模塊Sl接收到的顏色數(shù)據(jù)按照不同的延時要求轉發(fā)到視頻信號發(fā)送模塊S3 ；短/長延時寄存器307，用于存儲延時設置值，是短延時通道2和長延時通道3復用的寄存器，當通道寄存器301的值為002時，其用于短延時通道2，短延時通道2根據(jù)短/ 長延時寄存器307中存儲的值產(chǎn)生短延時的結果；當通道寄存器301的值為003時用于長延時通道3，長延時通道3根據(jù)短/長延時寄存器307中存儲的值產(chǎn)生長延時的結果；視頻信號發(fā)送模塊S3分別與視頻信號接收模塊Sl和三通道轉發(fā)處理模塊S2連接，用于根據(jù)視頻信號接收模塊Sl中存儲的視頻同步信息、通道寄存器301的信息和短/ 長延時寄存器307的信息，產(chǎn)生無/有延時的同步時序，組合從三通道轉發(fā)處理模塊S2接收到的顏色數(shù)據(jù)，生成新的視頻信號，發(fā)送到視頻信號接收設備。所述視頻信號接收模塊Sl進一步包括同步信號統(tǒng)計模塊303、同步信號寄存器組304和顏色數(shù)據(jù)輸入端寄存器組306，其中同步信號統(tǒng)計模塊303，用于接收視頻信號中的視頻同步信號，并對視頻同步信號進行統(tǒng)計得到視頻同步信息；同步信號寄存器組304，用于存儲同步信號統(tǒng)計模塊303統(tǒng)計得到的視頻同步信息；顏色數(shù)據(jù)輸入端寄存器組302，用于存儲視頻信號中的顏色數(shù)據(jù)。同步信號統(tǒng)計模塊303進一步包括視頻幀同步信號統(tǒng)計模塊和視頻行同步信號統(tǒng)計模塊，其中視頻幀同步信號統(tǒng)計模塊，用于統(tǒng)計幀信號的持續(xù)行數(shù)、幀前的消隱區(qū)行數(shù)、幀后的消隱區(qū)行數(shù)、以及顏色信號的垂直分辨率(即數(shù)據(jù)有效的次數(shù))；視頻行同步信號統(tǒng)計模塊，用于統(tǒng)計行信號的持續(xù)時鐘周期數(shù)、行前消隱區(qū)的時鐘周期數(shù)、行后消隱區(qū)的時鐘周期數(shù)、以及水平分辨率(即數(shù)據(jù)有效的持續(xù)時鐘周期數(shù))。所述三通道處理模塊S2進一步包括無延時通道1、短延時通道2和長延時通道 3，其中無延時通道1，用于將視頻信號接收模塊Sl輸出的顏色數(shù)據(jù)，具體為視頻信號接收模塊Sl的顏色數(shù)據(jù)輸入端接收寄存器組302中存儲的顏色數(shù)據(jù)，通過直通控制模塊308 轉發(fā)到視頻信號發(fā)送模塊S3中，具體為視頻信號發(fā)送模塊S3的顏色信號發(fā)送寄存器組306 中，以進行視頻信號的無延時轉發(fā)；短延時通道2 用于將視頻信號接收模塊Sl輸出的顏色數(shù)據(jù)，具體為視頻信號接收模塊Sl的顏色數(shù)據(jù)輸入端接收寄存器組302中存儲的顏色數(shù)據(jù)通過兩個FIFO和控制模塊轉發(fā)到視頻信號發(fā)送模塊S3中，具體為視頻信號發(fā)送模塊S3的顏色信號發(fā)送寄存器組 306中，以進行視頻信號的短延時轉發(fā)；長延時通道3，用于將視頻信號接收模塊Sl輸出的顏色數(shù)據(jù)，具體為視頻信號接收模塊Sl的顏色數(shù)據(jù)輸入端接收寄存器組302中存儲的顏色數(shù)據(jù)通過兩個FIFO、控制模塊和外部存儲空間轉發(fā)到視頻信號發(fā)送模塊S3中，具體為視頻信號發(fā)送模塊S3的顏色信號發(fā)送寄存器組306中，以進行視頻信號的長延時轉發(fā)。具體地，對于短延時通道2，為了實現(xiàn)顏色數(shù)據(jù)的短延時轉發(fā)，首先由DATA2FIF0 控制模塊309將從顏色數(shù)據(jù)輸入端接收寄存器組302中存儲的顏色數(shù)據(jù)寫入到輸入數(shù)據(jù)緩存FIF0310中；然后FIF02FIF0控制模塊311將輸入數(shù)據(jù)緩存FIF0310中的內(nèi)容讀出，寫入到輸出數(shù)據(jù)緩存FIF0312中；最后FIF02DATA控制模塊313將輸出數(shù)據(jù)緩存FIF0312中的內(nèi)容寫入到視頻信號發(fā)送模塊(S3)中的顏色數(shù)據(jù)輸出端寄存器組306中，F(xiàn)IF02DATA控制模塊313讀取數(shù)據(jù)的時刻受視頻信號發(fā)送模塊所產(chǎn)生的同步時序的控制，也就是說，在滿足同步時序的條件下，F(xiàn)IF02DATA控制模塊313才將輸出數(shù)據(jù)緩存FIF0312中的內(nèi)容讀入到顏色數(shù)據(jù)輸出端寄存器組306中。具體地，對于長延時通道3，為了實現(xiàn)顏色數(shù)據(jù)的長延時轉發(fā)，首先由DATA2FIF0 控制模塊309將從顏色數(shù)據(jù)輸入端接收寄存器組302中存儲的顏色數(shù)據(jù)寫入到輸入數(shù)據(jù)緩存FIF0310中，這一數(shù)據(jù)轉發(fā)過程與短延時通道2是相同的；然后FIF02AXI控制模塊314 將輸入數(shù)據(jù)緩存FIF0310中的內(nèi)容讀出，在設備應用場景圖1的描述中，是將視頻數(shù)據(jù)存儲到外部存儲空間比如DDR存儲器中，實際可以根據(jù)用戶的需要存儲到需要的位置，在本實施實例中FIF02AXI控制模塊314向AXI系統(tǒng)總線發(fā)起寫入DDR控制器數(shù)據(jù)空間的請求，請求得到同意后，F(xiàn)IF02AXI控制模塊314依次將顏色數(shù)據(jù)發(fā)送到AXI系統(tǒng)總線，由AXI系統(tǒng)總線上連接的DDR控制器將顏色數(shù)據(jù)存入外部存儲空間DDR中；AXI2FIF0控制模塊315向 AXI系統(tǒng)總線發(fā)起讀取DDR存儲空間的請求，外部存儲介質如果允許讀取數(shù)據(jù)，讀取請求將得到同意，請求得到同意后，AXI2FIF0控制模塊315依次將數(shù)據(jù)從AXI系統(tǒng)總線上讀出，然后寫入輸出數(shù)據(jù)緩存FIF0312中；最后，F(xiàn)IF02DATA控制模塊313將輸出數(shù)據(jù)緩存FIF0312 中的內(nèi)容寫入到視頻信號發(fā)送模塊S3的顏色數(shù)據(jù)輸出端寄存器組306中，同短延時通道2 相同，F(xiàn)IF02DATA控制模塊313讀取數(shù)據(jù)的時刻也受視頻信號發(fā)送模塊所產(chǎn)生的同步時序的控制。由上可以看出，DATA2FIF0控制模塊309和FIF02DATA控制模塊313是長延時通道3與短延時通道2共用的。具體地，如圖3所示的長延時通道的地址讀寫方法示意圖，長延時通道3中數(shù)據(jù)讀寫控制方法包括FIF02AXI控制模塊314始終從視頻圖像1的地址開始寫入視頻數(shù)據(jù)， 而AXI2FIF0控制模塊315讀取的地址則是根據(jù)短/長延時寄存器307和幀緩存空間大小寄存器613的大小來確定的，如果幀緩存空間大小寄存器613設置為N幀，即DDR存儲器上至少有N幀的存儲空間，該設備用了 N幀的存儲空間用于視頻圖像的存取，而短/長延時寄存器設置為M，且有M < N,則將DDR存儲器的后M幀，也就是第N-M+1幀到第N幀設為無效幀，比如空白幀、預存圖像幀等，AXI2FIF0控制模塊315的初始讀取地址為(N-M+1)；然后 FIF02AXI控制模塊314和AXI2FIF0控制模塊315按幀各自累加1的方式循環(huán)存儲和讀取。 這樣AXI2FIF0控制模塊315所讀取的前M幀圖像為預存的圖像，而真正的視頻輸入信號則延時了M幀后才發(fā)送出去。
幀緩存空間大小寄存器316，用于在長延時通道3中，F(xiàn)IF02AXI控制模塊314發(fā)起寫地址請求時的寫地址邊界限制和AXI2FIF0控制模塊315發(fā)起讀地址請求時讀地址的邊界限制。兩個控制模塊對于可寫入和可讀取的位置保持一致。所述視頻信號發(fā)送模塊進一步包括同步信號產(chǎn)生模塊305、顏色數(shù)據(jù)輸出端寄存器組306，其中，同步信號產(chǎn)生模塊305，用于根據(jù)視頻信號接收模塊中存儲的視頻同步信息、通道寄存器301的信息和短/長延時寄存器307的信息，產(chǎn)生無/有延時的同步時序；顏色數(shù)據(jù)輸出端寄存器組306，用于暫存從三通道轉發(fā)處理模塊接收到的顏色數(shù)據(jù)。同步信號產(chǎn)生模塊305產(chǎn)生同步時序的方法為通道寄存器設置為無延時通道1時的同步時序產(chǎn)生方法對于無延時通道1，顏色數(shù)據(jù)從輸入到輸出經(jīng)過顏色數(shù)據(jù)輸入端寄存器組302和顏色數(shù)據(jù)輸出端寄存器組306，產(chǎn)生兩個時鐘周期的后移，因此，同步信號產(chǎn)生模塊305產(chǎn)生偏移兩個時鐘同步信號。兩個時鐘信號相當短，可視為無延時。通道寄存器設置為短延時通道2時的同步時序產(chǎn)生方法對于短延時通道2，顏色數(shù)據(jù)經(jīng)過兩級FIFO (輸入數(shù)據(jù)緩存FIF0310和輸出數(shù)據(jù)緩存FIF03U)，F(xiàn)IFO的深度設置為高清視頻行分辨率的兩倍，即1920 = 3840，因此對于高清視頻信號來說，最多可以產(chǎn)生4 行的延遲。如果短/長延時寄存器設置4，表明是短延時4行，則同步信號產(chǎn)生模塊305根據(jù)統(tǒng)計的同步信號信息產(chǎn)生延遲4行的同步時序。通道寄存器設置為長延時通道3時的同步時序產(chǎn)生方法對于長延時通道3，同步信號產(chǎn)生模塊305直接根據(jù)同步信號寄存器組304存儲的輸入視頻信號的統(tǒng)計視頻同步信息產(chǎn)生時序，配合輸出數(shù)據(jù)緩存FIF0312中的數(shù)據(jù)發(fā)送出去，其長延時的控制是通過 FIF02AXI控制模塊314和AXI2FIF0控制模塊315的存儲和讀取操作來產(chǎn)生的。本發(fā)明還提出一種對視頻信號進行三通道轉發(fā)的方法，該方法的流程圖如圖4所示。圖4中所示的三個通道分別是無延時通道1、短延時通道2和長延時通道3。如圖4所示，本發(fā)明所提出一種對視頻信號進行三通道轉發(fā)的方法包括以下步驟步驟1，接收視頻信號；步驟2，從所述視頻信號中提取出顏色數(shù)據(jù)；步驟3，根據(jù)視頻信號對于時延的要求從三條轉發(fā)通道中選擇一條通道轉發(fā)所述顏色數(shù)據(jù)；所述三條轉發(fā)通道分別是無延時轉發(fā)通道1、短延時轉發(fā)通道2和長延時轉發(fā)通道3 ；所述無延時轉發(fā)通道1只要檢測到有視頻信號就立即轉發(fā)該視頻信號；所述短延時轉發(fā)通道2為可以產(chǎn)生延時、但延時不太大的轉發(fā)通道，其最大延時的時間由內(nèi)部緩存 FIFO的深度決定，可通過配置短/長延時寄存器來改變延時時間；所述長延時轉發(fā)通道3 為可以產(chǎn)生延時、但延時可以較大的轉發(fā)通道，其最大延時的時間由外部的存儲器大小以及短/長延時寄存器的設置決定，可通過配置短/長延時寄存器來改變延時時間；步驟4，根據(jù)所選擇的轉發(fā)通道產(chǎn)生同步時序；步驟5，將所產(chǎn)生的同步時序與從視頻信號中提取出的顏色數(shù)據(jù)組合起來，形成新的視頻信號；
9
步驟6，將該新的視頻信號轉發(fā)出去。以上所述的具體實施例，對本發(fā)明的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本發(fā)明的具體實施例而已，并不用于限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應包含在本發(fā)明的保護范圍之內(nèi)。
權利要求
1.一種三通道視頻轉發(fā)設備，其特征在于，該設備包括視頻信號接收模塊(Si)、三通道轉發(fā)處理模塊(S2)、視頻信號發(fā)送模塊(S3)、通道寄存器(301)和短/長延時寄存器 (307)，其中，視頻信號接收模塊(Si)分別與三通道轉發(fā)處理模塊和視頻信號發(fā)送模塊連接，用于接收視頻信號，對視頻信號進行處理得到視頻同步信息和顏色數(shù)據(jù)，并將視頻同步信息輸出到視頻信號發(fā)送模塊，將顏色數(shù)據(jù)輸出到三通道轉發(fā)處理模塊；通道寄存器(301)，用于根據(jù)視頻數(shù)據(jù)不同的時延要求，選擇三通道中的其中一個；三通道轉發(fā)處理模塊(S2)分別與視頻信號接收模塊(Si)和視頻信號發(fā)送模塊連接 (S3)，用于根據(jù)通道寄存器(301)的設置，將從視頻信號接收模塊(Si)接收到的顏色數(shù)據(jù)按照不同的延時要求轉發(fā)到視頻信號發(fā)送模塊(S3)；短/長延時寄存器(307)，用于存儲延時設置值；視頻信號發(fā)送模塊(S； )分別與視頻信號接收模塊(Si)和三通道轉發(fā)處理模塊(S2) 連接，用于根據(jù)視頻信號接收模塊(Si)中存儲的視頻同步信息、通道寄存器(301)的信息和短/長延時寄存器(307)的信息，產(chǎn)生無/有延時的同步時序，將其與從三通道轉發(fā)處理模塊(S》接收到的顏色數(shù)據(jù)相組合，生成新的視頻信號，發(fā)送到視頻信號接收設備。
2.根據(jù)權利要求1所述的方法，其特征在于，所述通道寄存器(301)保存的值為001表示選擇無延時通道(1)，值為002時表示選擇短延時通道O)，值為003時表示選擇長延時通道(3)；所述短/長延時寄存器(307)是短延時通道( 和長延時通道(3)復用的寄存器，當通道寄存器(301)的值為002時，其用于短延時通道O)，短延時通道(2)根據(jù)短/長延時寄存器(307)中存儲的值產(chǎn)生短延時的結果；當通道寄存器(301)的值為003時用于長延時通道(3)，長延時通道C3)根據(jù)短/長延時寄存器(307)中存儲的值產(chǎn)生長延時的結^ ο
3.根據(jù)權利要求1所述的方法，其特征在于，所述視頻信號接收模塊(Si)進一步包括 同步信號統(tǒng)計模塊(303)、同步信號寄存器組(304)和顏色數(shù)據(jù)輸入端寄存器組(306)，其中同步信號統(tǒng)計模塊(303)，用于接收視頻信號中的視頻同步信號，并對視頻同步信號進行統(tǒng)計得到視頻同步信息；同步信號寄存器組(304)，用于存儲所述視頻同步信息；顏色數(shù)據(jù)輸入端寄存器組(302)，用于存儲視頻信號中的顏色數(shù)據(jù)。
4.根據(jù)權利要求3所述的方法，其特征在于，所述同步信號統(tǒng)計模塊(30 進一步包括視頻幀同步信號統(tǒng)計模塊和視頻行同步信號統(tǒng)計模塊，其中，所述視頻幀同步信號統(tǒng)計模塊，用于統(tǒng)計幀信號的持續(xù)行數(shù)、幀前的消隱區(qū)行數(shù)、幀后的消隱區(qū)行數(shù)以及顏色信號的垂直分辨率；所述視頻行同步信號統(tǒng)計模塊，用于統(tǒng)計行信號的持續(xù)時鐘周期數(shù)、行前消隱區(qū)的時鐘周期數(shù)、行后消隱區(qū)的時鐘周期數(shù)以及水平分辨率。
5.根據(jù)權利要求1所述的方法，其特征在于，所述三通道處理模塊(S》進一步包括 無延時通道(1)、短延時通道( 和長延時通道(3)，其中所述無延時通道(1)，用于將所述視頻信號接收模塊(Si)輸出的顏色數(shù)據(jù)通過直通控制模塊(308)轉發(fā)到視頻信號發(fā)送模塊(S； )，以進行視頻信號的無延時轉發(fā)；所述短延時通道O)用于將視頻信號接收模塊(Si)輸出的顏色數(shù)據(jù)通過兩個FIFO 和控制模塊轉發(fā)到視頻信號發(fā)送模塊(S； )中，以進行視頻信號的短延時轉發(fā)；所述長延時通道(3)，用于將視頻信號接收模塊(Si)輸出的顏色數(shù)據(jù)通過兩個FIFO和外部存儲空間，以及控制模塊轉發(fā)到視頻信號發(fā)送模塊(S； )中，以進行視頻信號的長延時轉發(fā)。
6.根據(jù)權利要求5所述的方法，其特征在于，對于所述短延時通道0)，首先由 DATA2FIF0控制模塊(309)將所述顏色數(shù)據(jù)寫入到輸入數(shù)據(jù)緩存FIFO(310)中；然后 FIF02FIF0控制模塊(311)將輸入數(shù)據(jù)緩存FIFO(310)中的內(nèi)容寫入到輸出數(shù)據(jù)緩存 FIFO(312)中；最后FIF02DATA控制模塊(313)將輸出數(shù)據(jù)緩存FIFO(312)中的內(nèi)容寫入到視頻信號發(fā)送模塊(S3)中，其中，F(xiàn)IF02DATA控制模塊(313)讀取數(shù)據(jù)的時刻受所述同步時序的控制。
7.根據(jù)權利要求5所述的方法，其特征在于，對于長延時通道(3)，首先由DATA2FIF0 控制模塊(309)將所述顏色數(shù)據(jù)寫入到輸入數(shù)據(jù)緩存FIF0(310)中；然后FIF02AXI控制模塊(314)向AXI系統(tǒng)總線發(fā)起寫入外部存儲空間的請求，請求得到同意后，F(xiàn)IF02AXI控制模塊(314)將輸入數(shù)據(jù)緩存FIFO(310)中的內(nèi)容發(fā)送到AXI系統(tǒng)總線，由AXI系統(tǒng)總線上連接的外部設備將所述顏色數(shù)據(jù)存入外部存儲空間中；AXI2FIF0控制模塊(315)向AXI 系統(tǒng)總線發(fā)起讀取外部存儲空間的請求，得到同意后，AXI2FIF0控制模塊(315)將數(shù)據(jù)從 AXI系統(tǒng)總線上讀出，寫入輸出數(shù)據(jù)緩存FIF0(312)中；最后，F(xiàn)IF02DATA控制模塊(313)將輸出數(shù)據(jù)緩存FIF0(312)中的內(nèi)容寫入到視頻信號發(fā)送模塊(S3)中，F(xiàn)IF02DATA控制模塊 (313)讀取數(shù)據(jù)的時刻受所述同步時序的控制。
8.根據(jù)權利要求7所述的方法，其特征在于，所述FIF02AXI控制模塊(314)和所述 AXI2FIF0控制模塊(315)對外部存儲空間的數(shù)據(jù)讀寫方法為如果外部存儲空間的存儲空間為N幀，所述短/長延時寄存器設置為M，且有M < N,則將外部存儲空間的后M幀設為無效幀，所述FIF02AXI控制模塊(314)從第1個存儲地址寫入視頻數(shù)據(jù)，而AXI2FIF0控制模塊(315)的初始讀取地址則為N-M+1 ；然后FIF02AXI控制模塊(314)和AXI2FIF0控制模塊(31 按幀各自累加1的方式循環(huán)存儲和讀取。
9.根據(jù)權利要求1所述的方法，其特征在于，所述視頻信號發(fā)送模塊(S； )進一步包括 同步信號產(chǎn)生模塊(30 和顏色數(shù)據(jù)輸出端寄存器組(306)，其中，所述同步信號產(chǎn)生模塊(305)，用于根據(jù)所述視頻同步信息、所述通道寄存器(301)的信息和所述短/長延時寄存器(307)的信息，產(chǎn)生無/有延時的同步時序；所述顏色數(shù)據(jù)輸出端寄存器組(306)，用于暫存從所述三通道轉發(fā)處理模塊(S》接收到的顏色數(shù)據(jù)。
10.一種對視頻信號進行三通道轉發(fā)的方法，其特征在于，該方法包括以下步驟步驟1，接收視頻信號；步驟2，從所述視頻信號中提取出顏色數(shù)據(jù)；步驟3，根據(jù)視頻信號對于時延的要求從無延時轉發(fā)通道(1)、短延時轉發(fā)通道(2)和長延時轉發(fā)通道( 這三條轉發(fā)通道中選擇一條通道轉發(fā)所述顏色數(shù)據(jù)；步驟4，根據(jù)所選擇的轉發(fā)通道產(chǎn)生同步時序；步驟5，將所產(chǎn)生的同步時序與從視頻信號中提取出的顏色數(shù)據(jù)組合起來，形成新的視頻信號；步驟6，將所述新的視頻信號轉發(fā)出去。
全文摘要
本發(fā)明公開了一種具有無延時、短延時和長延時的三通道的轉發(fā)視頻信號的設備，該設備主要包括視頻信號接收模塊、三通道轉發(fā)處理模塊、視頻信號發(fā)送模塊、通道寄存器和短/長延時寄存器。本發(fā)明還公開了一種對視頻信號進行三通道轉發(fā)的方法，所述方法包括接收視頻信號；提取顏色數(shù)據(jù)；根據(jù)時延要求從無延時通道、短延時通道和長延時通道中選擇一條轉發(fā)顏色數(shù)據(jù)；根據(jù)選擇的轉發(fā)通道產(chǎn)生同步時序；將同步時序與顏色數(shù)據(jù)組合形成新的視頻信號；將所述新的視頻信號轉發(fā)出去。本發(fā)明支持無延時、短延時和長延時的轉發(fā)路徑，利用本發(fā)明，用戶可以根據(jù)特定視頻處理的具體時延，靈活配置其延時參數(shù)，滿足多種延時需求。
文檔編號H04N5/262GK102497514SQ20111041982
公開日2012年6月13日 申請日期2011年12月15日 優(yōu)先權日2011年12月15日
發(fā)明者倪素萍, 張森, 杜學亮, 林嘯, 蒿杰, 郭若杉 申請人:中國科學院自動化研究所