專利名稱：差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，尤指一種利用組合的方式設(shè)計(jì)差動(dòng)式變?nèi)萜鞯募呻娐罚蛊淅@線時(shí)不會(huì)有不對(duì)稱的情況產(chǎn)生，以有效縮小芯片體積，且降低對(duì)電路產(chǎn)生的不正確性，更進(jìn)一步有效控制可變電容整體的負(fù)載品質(zhì)。
背景技術(shù)：
在射頻微波及無線通信的應(yīng)用中，電壓控制振蕩器(VCO)，一直是一個(gè)不可缺少的重要電路，其利用偏壓改變電路里的變?nèi)萜鳎蛊涓淖冸娙葜颠M(jìn)而改變振蕩頻率。而愈來愈多的人采用差動(dòng)電路的方式來設(shè)計(jì)電壓控制振蕩器(VCO)的電路，以降低共模效應(yīng)所產(chǎn)生噪聲(common-mode noise)的干擾，為了達(dá)到差動(dòng)的效果，差動(dòng)式變?nèi)萜骶统闪吮匾慕M件，但常用作法的差動(dòng)式變?nèi)萜鞫际抢脙蓚€(gè)獨(dú)立的變?nèi)萜魉M成，如此的作法不僅增加芯片面積，且兩獨(dú)立變?nèi)萜髦g聯(lián)機(jī)所產(chǎn)生的寄生效應(yīng)也會(huì)增加電路的不確定性。
如圖1A及圖1B所示，其中常用的差動(dòng)式變?nèi)萜魇怯傻谝蛔內(nèi)萜?及第二變?nèi)萜?所組成，于兩p型基板10、20上的n型阱區(qū)11、21內(nèi)，形成n+植入點(diǎn)12、22，將n+植入點(diǎn)12、22連接在一起形成一偏壓控制點(diǎn)Vc，且利用P1和P2作為與其它電路相連接的連接點(diǎn)，加上p+植入點(diǎn)13、23作為接地點(diǎn)，如此便完成常用的差動(dòng)式變?nèi)萜鞯碾娐吩O(shè)計(jì)。
綜觀前述常用的差動(dòng)式變?nèi)萜鞯碾娐吩O(shè)計(jì)，至少存在以下缺點(diǎn)一、采用兩個(gè)獨(dú)立的變?nèi)萜?，故制作時(shí)需要較大的芯片面積，進(jìn)而增加芯片制作成本。
二、兩個(gè)獨(dú)立的變?nèi)萜髦g的聯(lián)機(jī)會(huì)有寄生組件的產(chǎn)生，進(jìn)而增加電路的不確定性。
三、由于兩變?nèi)萜飨嗷ブg的聯(lián)機(jī)必須相互對(duì)稱，故對(duì)位要非常精準(zhǔn)，進(jìn)而增加制作時(shí)的困難度。
四、兩變?nèi)萜飨嗷ブg的聯(lián)機(jī)常會(huì)發(fā)生不對(duì)稱的情況，進(jìn)而大幅降低差動(dòng)的效果。
五、不能得知可變電容整體的負(fù)載品質(zhì)因素。

發(fā)明內(nèi)容
有鑒于常用技術(shù)的缺陷，本發(fā)明的主要目的在于提供一種差動(dòng)式變?nèi)萜鞯募呻娐吩O(shè)計(jì)，利用組合的方式設(shè)計(jì)差動(dòng)式變?nèi)萜鞯募呻娐?，其寄生的效?yīng)可于制作過程中一并被考慮，進(jìn)而降低對(duì)電路產(chǎn)生的不正確性。
本發(fā)明的另一目的在于提供一種差動(dòng)式變?nèi)萜鞯募呻娐吩O(shè)計(jì)，利用組合的方式設(shè)計(jì)差動(dòng)式變?nèi)萜鞯募呻娐?，以有效縮小芯片體積，降低制作成本。
本發(fā)明的另一目的在于提供一種差動(dòng)式變?nèi)萜鞯募呻娐吩O(shè)計(jì)，利用整體一起設(shè)計(jì)完成，使其不會(huì)因繞線時(shí)有不對(duì)稱的情況產(chǎn)生。
本發(fā)明的又一目的在于提供一種差動(dòng)式變?nèi)萜鞯募呻娐吩O(shè)計(jì)，可得知可變電容整體的負(fù)載品質(zhì)因素，更進(jìn)一步有效控制可變電容整體的負(fù)載品質(zhì)。
本發(fā)明的再一目的在于提供一種差動(dòng)式變?nèi)萜鞯募呻娐吩O(shè)計(jì)，其為一體設(shè)計(jì)完成，不需重新定位聯(lián)機(jī)相互對(duì)稱的位置，故對(duì)位非常精準(zhǔn)，以減少制作時(shí)的難度。
為達(dá)上述目的，本發(fā)明提供一種差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，其包括有一p型基板；一n型阱區(qū)，設(shè)于該p型基板頂面；至少三個(gè)n型離子植入?yún)^(qū)，分別設(shè)于該n型阱區(qū)頂面；一金屬聯(lián)機(jī)，將所述的至少三個(gè)n型離子植入?yún)^(qū)相連接；一偏壓控制點(diǎn)，其耦接所述的n型離子植入?yún)^(qū)，以及，一第一柵極及一第二柵極相連在一起。其中，該第一柵極和該第二柵極，是以該偏壓控制點(diǎn)為中心，相對(duì)稱分布于該偏壓控制點(diǎn)兩側(cè)。
本發(fā)明還提供一種差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，其中包括有一n型基板；一p型阱區(qū)，設(shè)于該n型基板頂面；至少三個(gè)p型離子植入?yún)^(qū)，設(shè)于該p型阱區(qū)頂面；一金屬聯(lián)機(jī)，將所述的至少三個(gè)p型離子植入?yún)^(qū)相連接；一偏壓控制點(diǎn)，其耦接所述的p型離子植入?yún)^(qū)；以及，一第一柵極及一第二柵極相連在一起。
如此，利用組合的方式設(shè)計(jì)差動(dòng)式變?nèi)萜鞯募呻娐?，使差?dòng)式變?nèi)萜骺梢惑w設(shè)計(jì)完成，寄生的效應(yīng)可于制作過程中一并被考慮，進(jìn)而降低對(duì)電路產(chǎn)生的不正確性，并有效縮小芯片體積，降低制作成本，且不會(huì)因繞線時(shí)有不對(duì)稱的情況產(chǎn)生，更可于制造時(shí)得知可變電容整體的負(fù)載品質(zhì)因素，以進(jìn)一步有效控制可變電容整體的負(fù)載品質(zhì)；再者，其亦不需重新定位聯(lián)機(jī)相互對(duì)稱的位置，故對(duì)位非常精準(zhǔn)，以減少制作時(shí)的難度。


圖1A為常用的差動(dòng)式變?nèi)萜魃弦暿疽鈭D。
圖1B為常用的差動(dòng)式變?nèi)萜髌拭媸疽鈭D。
圖2A為本發(fā)明第一較佳實(shí)施例的差動(dòng)式變?nèi)萜魃弦暿疽鈭D。
圖2B為本發(fā)明第一較佳實(shí)施例的差動(dòng)式變?nèi)萜髌拭媸疽鈭D。
圖3A為本發(fā)明第二較佳實(shí)施例的差動(dòng)式變?nèi)萜魃弦暿疽鈭D。
圖3B為本發(fā)明第二較佳實(shí)施例的差動(dòng)式變?nèi)萜髌拭媸疽鈭D。
其中，附圖標(biāo)記說明如下1 第一變?nèi)萜? 第二變?nèi)萜?0、20 p型基板 11、21n型井區(qū)12、22 n+植入點(diǎn) 13、23p+植入點(diǎn)Vc 偏壓控制點(diǎn)P1、P2連接點(diǎn)3 差動(dòng)式變?nèi)萜?0 p型基板 31n型阱區(qū)32 n型離子植入?yún)^(qū)32a 第一n型離子植入?yún)^(qū)32b 第二n型離子植入?yún)^(qū)32c 第三n型離子植入?yún)^(qū)
33 金屬聯(lián)機(jī) 34第一柵極35 第二柵極 36偏壓控制點(diǎn)37 第一連接點(diǎn) 38第二連接點(diǎn)39 p型離子植入?yún)^(qū)40接地點(diǎn)5 差動(dòng)式變?nèi)萜?50n型基板51 p型阱區(qū)52 p型離子植入?yún)^(qū)52a第一p型離子植入?yún)^(qū)52b第二p型離子植入?yún)^(qū)52c第三p型離子植入?yún)^(qū)53 金屬聯(lián)機(jī)54第一柵極55 第二柵極56偏壓控制點(diǎn)57 第一連接點(diǎn) 58第二連接點(diǎn)59 n型離子植入?yún)^(qū) 60接地點(diǎn)具體實(shí)施方式
為使對(duì)本發(fā)明的特征、目的及功能有更進(jìn)一步的認(rèn)知與了解，茲配合附圖詳細(xì)說明如下。
請(qǐng)先參考圖2A及圖2B所示，其為本發(fā)明第一較佳實(shí)施例的上視圖及剖面示意圖，其中差動(dòng)式變?nèi)萜?的集成電路結(jié)構(gòu)，其在一p型基板30頂面形成一n型阱區(qū)(n-well)31，利用離子植入法植入至少三個(gè)n型離子植入?yún)^(qū)32，設(shè)于該n型阱區(qū)31頂面，其分別為一第一n型離子植入?yún)^(qū)32a、一第二n型離子植入?yún)^(qū)32b和一第三n型離子植入?yún)^(qū)32c，其中該第一n型離子植入?yún)^(qū)32a和該第三n型離子植入?yún)^(qū)32c，是以該第二n型離子植入?yún)^(qū)32b為中心，相對(duì)應(yīng)分布于該第二n型離子植入?yún)^(qū)32b兩側(cè)。且由于第一n型離子植入?yún)^(qū)32a、第二n型離子植入?yún)^(qū)32b和第三n型離子植入?yún)^(qū)32c的相對(duì)位置，可于離子植入時(shí)便確定，使差動(dòng)式變?nèi)萜?可一體設(shè)計(jì)完成，于后續(xù)制程中不需重新定位聯(lián)機(jī)相互對(duì)稱的位置。
利用公知的微影與蝕刻技術(shù)，形成氧化層接觸點(diǎn)利用連接點(diǎn)及金屬聯(lián)機(jī)連接導(dǎo)通的結(jié)構(gòu)，其中金屬聯(lián)機(jī)33，將所述的n型離子植入?yún)^(qū)32相連接，且第一柵極34，設(shè)于金屬聯(lián)機(jī)33內(nèi)及該第一n型離子植入?yún)^(qū)32a和該第二n型離子植入?yún)^(qū)32b間，該第二柵極35，也設(shè)于該金屬聯(lián)機(jī)33內(nèi)及該第二n型離子植入?yún)^(qū)32b和該第三n型離子植入?yún)^(qū)32c間。偏壓控制點(diǎn)36，耦接該第一n型離子植入?yún)^(qū)32a、該第二n型離子植入?yún)^(qū)32b和該第三n型離子植入?yún)^(qū)32c；第一連接點(diǎn)37，耦接于該第一柵極34；該第二連接點(diǎn)38，耦接于該第二柵極35，其中，該第一連接點(diǎn)37和該第二連接點(diǎn)38，是以該偏壓控制點(diǎn)36為中心，相對(duì)稱分布于該偏壓控制點(diǎn)36兩側(cè)，即該第一柵極34和該第二柵極35，是以該偏壓控制點(diǎn)36為中心，相對(duì)稱分布于該偏壓控制點(diǎn)36兩側(cè)。
由于差動(dòng)式變?nèi)萜?是整體一起設(shè)計(jì)完成，所以并不會(huì)因繞線時(shí)有不對(duì)稱的情況產(chǎn)生，更可得知可變電容整體的負(fù)載品質(zhì)因素，以進(jìn)一步有效控制可變電容整體的負(fù)載品質(zhì)。再者，該p型基板30頂面更包括一p型離子植入?yún)^(qū)39，耦接一接地點(diǎn)40，作為接地用途。且本發(fā)明第一較佳實(shí)施例的第一柵極34與第二柵極35所使用的材料，為多晶硅(poly-silicon)。
請(qǐng)先參考圖3A及圖3B所示，其為本發(fā)明第二較佳實(shí)施例的上視圖及剖面示意圖，其中差動(dòng)式變?nèi)萜?的集成電路結(jié)構(gòu)，其在一n型基板50頂面形成一p型阱區(qū)(p-well)51，利用離子植入法植入至少三個(gè)p型離子植入?yún)^(qū)52，設(shè)于該p型阱區(qū)51頂面，其分別為一第一p型離子植入?yún)^(qū)52a、一第二p型離子植入?yún)^(qū)52b和一第三p型離子植入?yún)^(qū)52c，其中該第一p型離子植入?yún)^(qū)52a和該第三p型離子植入?yún)^(qū)52c，是以該第二p型離子植入?yún)^(qū)52b為中心，相對(duì)應(yīng)分布于該第二p型離子植入?yún)^(qū)52b兩側(cè)。且由于第一p型離子植入?yún)^(qū)52a、第二p型離子植入?yún)^(qū)52b和第三p型離子植入?yún)^(qū)52c的相對(duì)位置，可于離子植入時(shí)便確定，使差動(dòng)式變?nèi)萜?一體設(shè)計(jì)完成，于后續(xù)制程中不需重新定位聯(lián)機(jī)相互對(duì)稱的位置。
利用公知的微影與蝕刻技術(shù)，形成氧化層接觸點(diǎn)利用連接點(diǎn)及金屬聯(lián)機(jī)連接導(dǎo)通的結(jié)構(gòu)，其中金屬聯(lián)機(jī)53，將所述的至少三個(gè)p型離子植入點(diǎn)52相連接，且第一柵極54，設(shè)于該金屬聯(lián)機(jī)53內(nèi)及該第一p型離子植入?yún)^(qū)52a和該第二p型離子植入?yún)^(qū)52b間，該第二柵極55，也設(shè)于該金屬聯(lián)機(jī)53內(nèi)及該第二p型離子植入?yún)^(qū)52b和該第三p型離子植入?yún)^(qū)52c間。偏壓控制點(diǎn)56，耦接該第一p型離子植入?yún)^(qū)52a、該第二p型離子植入?yún)^(qū)52b和該第三p型離子植入?yún)^(qū)52c；第一連接點(diǎn)57，耦接于該第一柵極54；該第二連接點(diǎn)58，耦接于該第二柵極55，其中，該第一連接點(diǎn)57和該第二連接點(diǎn)58，是以該偏壓控制點(diǎn)56為中心，相對(duì)稱分布于該偏壓控制點(diǎn)56兩側(cè)，即該第一柵極54和該第二柵極55，以該偏壓控制點(diǎn)56為中心，相對(duì)稱分布于該偏壓控制點(diǎn)56兩側(cè)。。
再者，該n型基板50頂面更包括一n型離子植入?yún)^(qū)59，耦接一接地點(diǎn)60，作為接地用途。差動(dòng)式變?nèi)萜?也是整體一起設(shè)計(jì)完成，故與第一實(shí)施例所能達(dá)成的功效相同，在此便不多作贅述。
綜合上述，本發(fā)明提出一種差動(dòng)式變?nèi)萜鞯募呻娐吩O(shè)計(jì)，無論是n型半導(dǎo)體基板或p型半導(dǎo)體基板皆可適用，其是利用整合的方式設(shè)計(jì)差動(dòng)式變?nèi)萜鞯募呻娐?，以有效縮小芯片體積，降低制作成本，更可避免因繞線時(shí)有不對(duì)稱的情況產(chǎn)生，且可得知可變電容整體的負(fù)載品質(zhì)因素，更進(jìn)一步有效控制可變電容整體的負(fù)載品質(zhì)。
以上所述僅為本發(fā)明的較佳實(shí)施例，當(dāng)不能以此限制本發(fā)明的范圍，即凡依本發(fā)明權(quán)利要求所做的均等變化及修飾，皆為本發(fā)明專利范圍所涵蓋。
權(quán)利要求
1.一種差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，其中包括有一p型基板；一n型阱區(qū)，設(shè)于該p型基板頂面；至少三個(gè)n型離子植入?yún)^(qū)，分別設(shè)于該n型阱區(qū)頂面；一金屬聯(lián)機(jī)，將所述的至少三個(gè)n型離子植入?yún)^(qū)相連接；一偏壓控制點(diǎn)，其耦接所述的n型離子植入?yún)^(qū)；以及，一第一柵極及一第二柵極相連在一起。
2.如權(quán)利要求1所述的差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，其中該第一柵極和該第二柵極是以該偏壓控制點(diǎn)為中心，相對(duì)稱分布于該偏壓控制點(diǎn)兩側(cè)。
3.如權(quán)利要求1所述的差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，其中該第一柵極為多晶硅。
4.如權(quán)利要求1所述的差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，其中該第二柵極為多晶硅。
5.如權(quán)利要求1所述的差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，其中該p型基板頂面更包括有一p型離子植入?yún)^(qū)。
6.如權(quán)利要求5所述的差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，其中該p型離子植入?yún)^(qū)耦接于一接地點(diǎn)。
7.一種差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，其中包括有一n型基板；一p型阱區(qū)，設(shè)于該n型基板頂面；至少三個(gè)p型離子植入?yún)^(qū)，設(shè)于該p型阱區(qū)頂面；一金屬聯(lián)機(jī)，將所述的至少三個(gè)p型離子植入?yún)^(qū)相連接；一偏壓控制點(diǎn)，其耦接所述的p型離子植入?yún)^(qū)；以及，一第一柵極及一第二柵極相連在一起。
8.如權(quán)利要求7所述的差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，其中該第一柵極和該第二柵極是以該偏壓控制點(diǎn)為中心，相對(duì)稱分布于該偏壓控制點(diǎn)兩側(cè)。
9.如權(quán)利要求7所述的差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，其中該第一柵極為多晶硅。
10.如權(quán)利要求7所述的差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，其中該第二柵極為多晶硅。
全文摘要
一種差動(dòng)式變?nèi)萜鞯募呻娐方Y(jié)構(gòu)，包括一p型基板；一n型阱區(qū)，設(shè)于該p型基板頂面；至少三個(gè)n型離子植入?yún)^(qū)，分別設(shè)于該n型阱區(qū)頂面；一金屬聯(lián)機(jī)，將所述的至少三個(gè)n型離子植入?yún)^(qū)相連接；一偏壓控制點(diǎn)，其耦接所述的n型離子植入?yún)^(qū)；以及，一第一柵極及一第二柵極相連在一起。利用組合的方式設(shè)計(jì)差動(dòng)式變?nèi)萜鞯募呻娐?，寄生的效?yīng)可于制作過程中一并被考慮，進(jìn)而降低對(duì)電路產(chǎn)生的不正確性，并有效縮小芯片體積，降低制作成本，且不會(huì)因繞線時(shí)有不對(duì)稱的情況產(chǎn)生，更可于制造時(shí)得知可變電容整體的負(fù)載品質(zhì)因素，以進(jìn)一步有效控制可變電容整體的負(fù)載品質(zhì)；其也不需重新定位聯(lián)機(jī)相互對(duì)稱的位置，以減少制作時(shí)的難度。
文檔編號(hào)H01L27/04GK1595650SQ20041000128
公開日2005年3月16日 申請(qǐng)日期2004年1月6日 優(yōu)先權(quán)日2004年1月6日
發(fā)明者高榮穗, 施博議 申請(qǐng)人:威盛電子股份有限公司