專利名稱：降低應力的介電層結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明有關(guān) 一 種降低應力的介電層結(jié)構(gòu)及其制造方法，目 的在降低第一介質(zhì)層于熟化后產(chǎn)生的收縮應力，以防止晶圓薄 化及切割后產(chǎn)生晶粒彎曲現(xiàn)象的介電層結(jié)構(gòu)及其制造方法。
背景技術(shù)：
在半導體產(chǎn)業(yè)中，集成電路的生產(chǎn)，主要分為三個階段硅晶粒 的制造、集成電路的制作、以及集成電路的封裝(package)等。集成 電路的封裝就是完成集成電路成品的最后步驟。封裝的目的在于提供 晶粒與印刷電路板(printed circuit board，PCB )或是與其它組件之間的 電性連接的媒介，以及提供保護晶粒的功用。
在完成半導體制程以后，經(jīng)由晶圓切割形成晶粒， 一般在晶粒上 會有焊墊(bonding pad)，用以作為提供晶粒檢測的測試點，并作為晶 粒與其它組件間連接的端點。
而如圖1所示即為一般集成電路組件焊墊的結(jié)構(gòu)示意圖，該集成 電路組件11上設有焊墊12以及一護層13，該護層13覆蓋于集成電路 組件11表面并暴露該焊墊12,而有時為了構(gòu)裝制程需要，會在集成電 路組件11上形成與該焊墊12連接的重配置焊墊14，如圖2A、 B、 C 所示，以改變焊墊位置。
該重配置焊墊14的成型方式依序如下先于集成電路組件11表 面覆蓋介質(zhì)材料層15',并藉由光罩進行曝光、顯影制程，如圖3A所 示，最后經(jīng)由加熱熟化制程而形成第一介質(zhì)層15，使該第一介質(zhì)層15 形成第二窗口 151以將焊墊12露出，如圖3B所示，再于該集成電路 組件11上'賊鍍黏著及電鍍金屬核種層形成凸塊下金屬層(Under Bump Metallurgy; UBM ) 16,如圖3C所示，該凸塊下金屬層16將焊墊12以及護層、第一介質(zhì)層13、 15全面覆蓋，接著利用涂布光阻、光罩曝光、 顯影、電鍍制程于該凸塊下金屬層16上形成重配置金屬線及焊墊14, 且該重配置焊墊14相對由焊墊12上方延伸至焊墊12 —側(cè)的第二介質(zhì) 層15上方，如圖3D所示，且該重配置焊墊14與部份凸塊下金屬層 16重疊。
最后，再經(jīng)由一次的光阻涂布、曝光、顯影、蝕刻將未覆蓋有重 配置焊墊14的凸塊下金屬層16去除，再將光阻去除，則完成整體重 配置焊墊的結(jié)構(gòu)，如圖2A、 B所示。
其中，經(jīng)由曝光、顯影制程成型后，該第一介質(zhì)層15形成有相對 應使焊墊露出的第二窗口 151，如圖3A、 E所示，故該第一介質(zhì)層15 除第二窗口 151的設置外，其它區(qū)域為連續(xù)性區(qū)域范圍，而該第一介 質(zhì)層 15 為聚亞醯胺(polyimide)、 苯并環(huán)丁烷(BCB ; Benzocyclo-buthene)、或硅膠(silicone)等高分子聚合物材質(zhì)制成，當經(jīng) 由加熱熟化制程時，因溫度效應致使該第一介質(zhì)層15產(chǎn)生收縮應力， 使得整體晶圓薄化及切割后會產(chǎn)生晶粒彎曲現(xiàn)象。

發(fā)明內(nèi)容
本發(fā)明的主要目的即在提供一種降低應力的介電層結(jié)構(gòu)及其制造 方法，目的在降低第一介質(zhì)層于熟化后產(chǎn)生的收縮應力，以防止晶圓 薄化及切割后產(chǎn)生晶粒彎曲現(xiàn)象的介電層結(jié)構(gòu)及其制造方法。
為達上揭目的，本發(fā)明的集成電路組件上設有焊墊以及一護層以 及第一介電層，該護層覆蓋于集成電路組件表面，而第一介電層則覆 蓋于護層表面，且護層以及第一介電層并暴露該焊墊，而第一介電層 上并設有與焊墊藉由凸塊下金屬層(UBM)及后續(xù)電鍍金屬層與原始焊 墊連接的重配置焊墊；其中，該第一介電層形成有'復數(shù)穿槽，各穿槽 將該第 一介電層分割成復數(shù)區(qū)塊，利用各不連續(xù)的區(qū)塊降低第 一介質(zhì) 層于熟化后產(chǎn)生的收縮應力，并透過各穿槽緩沖該第一介質(zhì)層的熱膨 脹，以防止晶圓薄化及切割后產(chǎn)生晶粒彎曲的現(xiàn)象。


圖1為一般焊墊于集成電路組件上的結(jié)構(gòu)示意圖； 圖2A-C為習有重配置焊墊于集成電路組件上的結(jié)構(gòu)示意圖； 圖3A ~ D為習有重配置焊墊成型于集成電路組件上的流程結(jié)構(gòu)示 意圖3E為習有介電層結(jié)構(gòu)的結(jié)構(gòu)示意圖4為本發(fā)明中重配置焊墊于集成電路組件上的結(jié)構(gòu)示意圖5為本發(fā)明中第一介電層結(jié)構(gòu)第一實施例的結(jié)構(gòu)示意圖6A E為本發(fā)明中介電層結(jié)構(gòu)以及重配置焊墊成型于集成電路
組件上的流程結(jié)構(gòu)示意圖7A B為本發(fā)明中另一介電層結(jié)構(gòu)成型于重配置焊墊上的流程
結(jié)構(gòu)示意圖8為本發(fā)明中第一、第二介電層的結(jié)構(gòu)示意圖。
圖號說明
集成電路組件ll焊墊12
護層13重配置焊墊14
介質(zhì)材料層15'第一介質(zhì)層15
第二窗口151凸塊下金屬層16
集成電路組件21焊墊22
護層23第一窗口231
介電材料層24'第一介電層24
第二窗口241穿槽242
區(qū)塊243凸塊下金屬層25
重配置焊墊26第二介電層27
第三窗口271穿槽272
區(qū)塊273光罩31
開口區(qū)311間隙312
分割圖案313
具體實施例方式
本發(fā)明的特點，可參閱本案圖式及實施例的詳細說明而獲得清楚 地了解。
本發(fā)明降低應力的介電層結(jié)構(gòu)及其制造方法，該集成電路組件21 的結(jié)構(gòu)如圖4所示，該集成電路組件21上設有焊墊22以及一護層23 以及第一介電層24,該護層23覆蓋于集成電路組件21表面，而第一 介電層24則覆蓋于護層23表面，該護層23設有第一窗口 231以將焊 墊22露出，該第一介電層24亦設有第二窗口 241以將焊墊22露出， 該第一、第二窗口231、 241上下重疊，該窗口尺寸大小可相同或不相 同，如圖所示的實施例中，該第二窗口 241的開口率大于第一窗口 231, 而第一介電層24上并設有與焊墊22藉由凸塊下金屬層25連接的重配 置焊墊26，該凸塊下金屬層25設于焊墊22與重配置焊墊26間。
至于，本發(fā)明的重點在于該第一介電層24除了設有第二窗口 241 外，并形成有至少二個穿槽242,請同時參閱圖5的第一實施例所示， 各穿槽242可以為長型穿槽的形式，或者可以形成正方形或其它幾何 形狀，并貫穿第一介電層24的上下表面使該第一介電層24形成復數(shù) 不連續(xù)的區(qū)塊243 ，如圖所示各區(qū)塊243形成矩形形狀。
其中，該介電層結(jié)構(gòu)的制造方法，包含下列步驟
步驟a:提供一具有焊墊的集成電路組件21,如圖6A所示，該集 成電路組件21上并設有一護層23,該護層23設有一第一窗口 231可 暴露該焊墊22。
步驟b:于集成電路組件21上形成可暴露該焊塾的第一介電層24， 如圖6B所示，其并包含有步驟(b-l)于集成電路組件21上覆蓋介電材 料層24',該介電材料層可以為聚亞醯胺(polyimide)、苯并環(huán)丁烷(BCB; Benzocyclo-buthene)、或硅膠(silicone)的高分子聚合物材質(zhì)；步驟(b畫2) 提供一光罩31，該光罩31相對于焊墊處形成開口區(qū)311，而異于該開 口區(qū)311則形成有復數(shù)以間隙312區(qū)隔的分割圖案313;步驟(b-3)進行 微影制程，使該介電材料層相對于光罩31形成可將焊墊22露出的第 二窗口 241，以及復數(shù)以穿槽242分隔且不連續(xù)的區(qū)塊243,如圖6C所示；最后再以步驟(b-3)進行加熱熟化或硬化以形成第一介電層24。
步驟c:于該第一介電層上形成與焊墊連接的重配置焊墊，其依序 包含有步驟(c-l)利用物理氣相沉積技術(shù)或電鍍技術(shù)于該第一介電層24 上形成凸塊下金屬層25，其中可非限定使用濺鍍技術(shù)或采用蒸鍍技術(shù)， 使該凸塊下金屬層25將焊墊22以及護層23、第一介質(zhì)層24全面覆蓋， 如圖6D所示。
步驟(c-2):以光阻涂布、曝光、顯影、電鍍及去光阻的制程于凸 塊下金屬層25上形成重配置焊墊26,如圖6E所示，使該第一介電層 24上形成與焊墊22連接的重配置焊墊26，且該重配置焊墊26與部份 凸塊下金屬層25重疊。
步驟(c-3):利用光阻涂布、曝光、顯影及蝕刻的制程，將未與重 配置焊墊26重疊的部份凸塊下金屬層去除。
步驟(c-3):再施以光阻去除制程，則完成重配置焊墊的結(jié)構(gòu)，如 圖4所示。
其中，于步驟(b-3)進行加熱熟化或硬化時，因為該第一介電層24 先形成有復數(shù)以穿槽242分隔且不連續(xù)的區(qū)塊243 ，故加熱時利用各不 連續(xù)的區(qū)塊243可降低第一介質(zhì)層24產(chǎn)生的收縮應力，并透過各穿槽 242緩沖該第一介質(zhì)層24的熱膨脹，使各不連續(xù)的區(qū)塊243為獨立脹 縮而不會造成拉扯，亦不會因擠壓到鄰旁的區(qū)塊而產(chǎn)生熱變形現(xiàn)象， 以防止晶圓薄化及切割后產(chǎn)生晶粒彎曲的現(xiàn)象，以維持該晶粒的平整 性。
再者，亦可于上述的步驟c后進行步驟d，該步驟d于該重配置焊 墊形成可暴露該重配置焊墊的第二介電層，其包含有步驟(d-l)于重配 置焊墊26上覆蓋介電材料層15'，如圖7A所示；步驟(d-2)提供一光罩 31，該光罩31相對于重配置焊墊26處形成開口區(qū)311，而異于該開口 區(qū)311則形成有復數(shù)以間隙312區(qū)隔的分割圖案313;步驟(d-3)進行孩吏 影制程，使該介電材料層相對于光罩形成可將重配置焊墊露出的第三 窗口 271,以及復數(shù)以穿槽272分隔且不連續(xù)的區(qū)塊273,如圖7B所 示；最后再進行步驟(d-4)的加熱熟化以形成第二介電層27，其中，該
8第二介電層27所形成的復數(shù)不連續(xù)的區(qū)塊273同樣可降低熟化后產(chǎn)生 的收縮應力，而達到防止晶圓薄化及切割后產(chǎn)生晶粒彎曲的現(xiàn)象。
其中，該第一介電層24的各穿槽242與第二介電層27的各穿槽 272為錯位配置而非位于上下重疊的位置，如圖7B及圖8所示，且如 圖所示的實施例中，該第一介電層24的各穿槽242可位于該第二介電 層27的各區(qū)塊273的下方重疊區(qū)域位置，而第二介電層27的各穿槽 272則可位于第一介電層24的各區(qū)塊243的上方重疊區(qū)域位置，利用 上下的第一、第二介電層24、 27的各穿槽相互錯位的設置可進一步降 低熟化后產(chǎn)生的收縮應力，而防止晶粒彎曲的現(xiàn)象產(chǎn)生。
本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點已揭示如上，然而熟悉本項技術(shù)的 人士仍可能基于本發(fā)明的揭示而作各種不背離本案發(fā)明精神的替換及 修飾。因此，本發(fā)明的保護范圍應不限于實施例所揭示者，而應包括 各種不背離本發(fā)明的替換及修飾，并為以下的申請專利范圍所涵蓋。
權(quán)利要求
1、一種降低應力的介電層結(jié)構(gòu)，該集成電路組件上設有焊墊以及一護層以及第一介電層，該護層覆蓋于集成電路組件表面，而第一介電層則覆蓋于護層表面，且護層以及第一介電層并暴露該焊墊，而第一介電層上并設有與焊墊連接的重配置焊墊；其特征在于該第一介電層形成有至少二個穿槽，使該第一介電層形成復數(shù)不連續(xù)的區(qū)塊。
2、 如權(quán)利要求l所述降低應力的介電層結(jié)構(gòu)，其中該護 層設有第一窗口以將焊墊露出，該第一介電層亦設有第二窗 口以將焊墊露出，該第一、第二窗口上下重疊，窗口尺寸大 小可相同或不相同。
3、 如權(quán)利要求l所述降低應力的介電層結(jié)構(gòu)，其中該重 配置焊墊上進一步設有一第二介電層。
4、 如權(quán)利要求3所述降低應力的介電層結(jié)構(gòu)，其中該第 二介電層形成有至少二個穿槽，使該第二介電層形成復數(shù)不 連續(xù)的區(qū)塊，而該第二介電層設有第三窗口以將重配置焊墊 露出。
5、 如權(quán)利要求3所述降低應力的介電層結(jié)構(gòu)，其中該第 一介電層的各穿槽與第二介電層的各穿槽為錯位配置而非 位于上下重疊的位置。
6、 如權(quán)利要求5所述降低應力的介電層結(jié)構(gòu)，其中該第 一介電層的各穿槽位于該第二介電層的各區(qū)塊的下方重疊 區(qū)域位置；或者該第二介電層的各穿槽則可位于第一介電層 的各區(qū)塊的上方重疊區(qū)域位置。
7、 一種降低應力介電層結(jié)構(gòu)的制造方法，其至少包含 有下列步驟a、提供一具有焊墊的集成電路組件，該集成電路組件上 并設有一可暴露該焊墊的護層；b、 于集成電路組件上形成可暴露該焊墊的第一介電層， 且該第一介電層形成有至少二個穿槽，使該第一介電層形成 復數(shù)不連續(xù)的區(qū)塊；c、 于該第一介電層上形成與焊墊連接的重配置焊墊。
8 、如權(quán)利要求7所述降低應力介電層結(jié)構(gòu)的制造方法， 其中該步驟b包含下列步驟b-l、于集成電路組件上覆蓋介電材料層；b-2、提供一光罩，該光罩相對于焊墊處形成開口區(qū)，而異于該開口區(qū)則形成有復數(shù)以間隙區(qū)隔的分割圖案；b-3、進行微影制程，使該介電材料層相對于光罩形成可將焊墊露出的第二窗口 ，以及復數(shù)以穿槽分隔且不連續(xù)的區(qū)塊；b-4、加熱熟化以形成第一介電層。
9 、如權(quán)利要求7所述降低應力介電層結(jié)構(gòu)的制造方法， 其中該步驟c后更包含有下列步驟d、 于該重配置焊墊形成可暴露該重配置焊墊的第二介 電層，且該第二介電層形成有至少二個穿槽，使該第二介電 層形成復數(shù)不連續(xù)的區(qū)塊。
10、如權(quán)利要求9所述降低應力介電層結(jié)構(gòu)的制造方法， 其中該步驟d包含下列步驟d-l、于重配置焊墊上覆蓋介電材料層；d-2、提供一光罩，該光罩相對于重配置焊墊處形成開口 區(qū)，而異于該開口區(qū)則形成有復數(shù)以間隙區(qū)隔的分割圖案；d-3、進行微影制程，使該介電材料層相對于光罩形成可 將重配置焊墊露出的第三窗口 ，以及復數(shù)以穿槽分隔且不連 續(xù)的區(qū)塊；d-4、加熱熟化以形成第二介電層。
全文摘要
本發(fā)明降低應力的介電層結(jié)構(gòu)及其制造方法，集成電路組件上設有焊墊以及一護層以及第一介電層，該護層覆蓋于集成電路組件表面，而第一介電層則覆蓋于護層表面，且護層以及第一介電層并暴露該焊墊，而第一介電層上并設有與焊墊藉由凸塊下金屬層(UBM)及后續(xù)電鍍金屬層與原始焊墊連接的重配置焊墊；其中，該第一介電層形成有復數(shù)穿槽，各穿槽貫穿第一介電層的上下表面并將該第一介電層分割成復數(shù)區(qū)塊，利用各不連續(xù)的區(qū)塊降低第一介質(zhì)層于熟化后產(chǎn)生的收縮應力，并透過各穿槽緩沖該第一介質(zhì)層的熱膨脹，以防止晶圓薄化及切割后產(chǎn)生晶粒彎曲的現(xiàn)象。
文檔編號H01L23/485GK101587873SQ20081009761
公開日2009年11月25日 申請日期2008年5月21日 優(yōu)先權(quán)日2008年5月21日
發(fā)明者劉國雄, 陸頌屏, 陳孟祺, 黃昆永 申請人:福葆電子股份有限公司