1.一種化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，包括以下步驟：
A1：劃定一化合物半導(dǎo)體集成電路布局于一化合物半導(dǎo)體基板的上表面，其中所述化合物半導(dǎo)體集成電路布局包括一第一電路布局以及一第二電路布局，其中所述第一電路布局的區(qū)域與所述第二電路布局的區(qū)域在一重疊區(qū)域相重疊，一鄰近跨接區(qū)域定義為包含所述重疊區(qū)域以及所述重疊區(qū)域的周圍鄰近區(qū)域；
A2：劃定一第一介電區(qū)域于所述化合物半導(dǎo)體基板的上表面，其中所述第一介電區(qū)域位于所述鄰近跨接區(qū)域之內(nèi)，且所述第一介電區(qū)域與至少部分所述重疊區(qū)域相重疊，其中所述化合物半導(dǎo)體基板的上表面的所述第一介電區(qū)域以外的區(qū)域定義為一第二介電區(qū)域；
A3：形成一第一金屬層于所述第一電路布局的區(qū)域內(nèi)；
A4：形成由一低介電材料所構(gòu)成的一低介電凸塊，其中所述低介電凸塊同時(shí)形成于所述第一介電區(qū)域及所述第二介電區(qū)域內(nèi)，所述第一介電區(qū)域內(nèi)的所述低介電凸塊定義為一第一介電凸塊，所述第二介電區(qū)域內(nèi)的所述低介電凸塊定義為一第二介電凸塊，其中所述第二介電凸塊的厚度不大于所述第一介電凸塊的厚度，且至少部分的所述第二介電凸塊的厚度小于所述第一介電凸塊的厚度；以及
A5：形成一第二金屬層于所述第二電路布局的區(qū)域內(nèi)。
2.根據(jù)權(quán)利要求1所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述低介電材料具有一小于5％的吸水率。
3.根據(jù)權(quán)利要求1所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述低介電材料包括選自以下群組的至少一者：聚苯并惡唑PBO以及苯并環(huán)丁烷BCB。
4.根據(jù)權(quán)利要求1所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，A4步驟中，形成所述低介電凸塊包括以下步驟：
同時(shí)于所述第一介電區(qū)域及所述第二介電區(qū)域內(nèi)形成一第一低介電層，其中所述第一低介電層的厚度等于所述第二介電凸塊的厚度；以及
于所述第一介電區(qū)域內(nèi)形成一第二低介電層，其中所述第二低介電層的 厚度加上所述第一低介電層的厚度等于所述第一介電凸塊的厚度。
5.根據(jù)權(quán)利要求1所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，A4步驟中，其中形成所述低介電凸塊包括以下步驟：
同時(shí)于所述第一介電區(qū)域及所述第二介電區(qū)域內(nèi)形成一第一低介電層，其中所述第一低介電層的厚度等于所述第二介電凸塊的厚度；
同時(shí)于所述第一介電區(qū)域及所述第二介電區(qū)域內(nèi)形成所述第二低介電層，其中所述第二低介電層的厚度加上所述第一低介電層的厚度等于所述第一介電凸塊的厚度；以及
曝光顯影或蝕刻以去除所述第二介電區(qū)域內(nèi)的所述第二低介電層。
6.根據(jù)權(quán)利要求1所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，A4步驟中，形成所述低介電凸塊包括以下步驟：
同時(shí)于所述第一介電區(qū)域及所述第二介電區(qū)域內(nèi)形成所述低介電凸塊，其中所述低介電凸塊的厚度等于所述第一介電凸塊的厚度；以及
曝光顯影或蝕刻所述第二介電區(qū)域內(nèi)的所述低介電凸塊，使得所述第一介電區(qū)域內(nèi)的所述低介電凸塊的厚度為所述第一介電凸塊的厚度，且所述第二介電區(qū)域內(nèi)的所述低介電凸塊的厚度為所述第二介電凸塊的厚度。
7.根據(jù)權(quán)利要求1所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，A4步驟中，形成所述低介電凸塊包括以下步驟：
同時(shí)于所述第一介電區(qū)域及所述第二介電區(qū)域內(nèi)形成所述低介電凸塊；以及
曝光顯影或蝕刻所述第一介電區(qū)域及所述第二介電區(qū)域內(nèi)的所述低介電凸塊，使得所述第一介電區(qū)域內(nèi)的所述低介電凸塊的厚度為所述第一介電凸塊的厚度，且所述第二介電區(qū)域內(nèi)的所述低介電凸塊的厚度為所述第二介電凸塊的厚度。
8.根據(jù)權(quán)利要求1所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述重疊區(qū)域的周圍鄰近區(qū)域包括所述重疊區(qū)域的周遭50μm的范圍以內(nèi)的區(qū)域。
9.根據(jù)權(quán)利要求1所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述低介電材料的介電常數(shù)小于7。
10.根據(jù)權(quán)利要求1至9任一項(xiàng)所述的化合物半導(dǎo)體集成電路的電路布局 方法，其特征在于，形成所述第一介電凸塊還包括以下步驟：依據(jù)所述鄰近跨接區(qū)域附近的所述化合物半導(dǎo)體集成電路的一阻抗所需大小，決定相對(duì)應(yīng)于所述鄰近跨接區(qū)域的所述第一介電凸塊的厚度、面積及形狀以及所述低介電材料的一介電常數(shù)，以形成所述第一介電凸塊，藉此提升所述化合物半導(dǎo)體集成電路的效能。
11.根據(jù)權(quán)利要求1至9任一項(xiàng)所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，還包括以下步驟：
劃定一功率放大器布局于所述化合物半導(dǎo)體集成電路布局中；
形成一功率放大器于所述功率放大器布局的區(qū)域內(nèi)，其中所述功率放大器包括一第一端、一第二端以及一第三端，其中所述第一端及所述第二端的其中之一為所述功率放大器的一輸出端，其中所述第一端與所述第一金屬層及所述第二金屬層的其中之一電性相連，所述第二端與所述第一金屬層及所述第二金屬層的其中的另一電性相連，使得所述功率放大器的所述第一端及所述第二端通過所述第一介電凸塊形成隔離；以及
依據(jù)所述鄰近跨接區(qū)域附近的所述功率放大器的所述第一端以及所述第二端間的一輸出阻抗所需大小，決定相對(duì)應(yīng)于所述鄰近跨接區(qū)域的所述第一介電凸塊的厚度、面積及形狀以及所述低介電材料的一介電常數(shù)，以形成所述第一介電凸塊，藉此提升所述化合物半導(dǎo)體集成電路的效能。
12.根據(jù)權(quán)利要求11所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述功率放大器為一雙極性晶體管或一異質(zhì)接面雙極性晶體管，所述第一端為一集極，所述第二端為一射極，所述第三端為一基極，其中所述輸出阻抗為所述功率放大器的所述集極及所述射極間的阻抗。
13.根據(jù)權(quán)利要求11所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述功率放大器為一場(chǎng)效晶體管，所述第一端為一漏極，所述第二端為一源極，所述第三端為一柵極，其中所述輸出阻抗為所述功率放大器的所述漏極及所述源極間的阻抗。
14.根據(jù)權(quán)利要求1至9任一項(xiàng)所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，還包括以下步驟：
劃定一主功率放大器布局以及一偏壓電路功率放大器布局于所述化合物半導(dǎo)體集成電路布局中；
形成一主功率放大器于所述主功率放大器布局的區(qū)域內(nèi)，其中所述主功率放大器包括一主功率放大器第一端、一主功率放大器第二端以及一主功率放大器第三端，其中所述主功率放大器第三端為所述主功率放大器的一輸入端；
形成一偏壓電路功率放大器于所述偏壓電路功率放大器布局的區(qū)域內(nèi)，其中所述偏壓電路功率放大器包括一偏壓電路功率放大器第一端、一偏壓電路功率放大器第二端以及一偏壓電路功率放大器第三端，其中所述偏壓電路功率放大器第一端與所述第一金屬層及所述第二金屬層的其中之一電性相連，所述主功率放大器第三端與所述第一金屬層及所述第二金屬層的其中之另一電性相連，使得所述偏壓電路功率放大器第一端及所述主功率放大器第三端通過所述第一介電凸塊形成隔離；以及
依據(jù)所述鄰近跨接區(qū)域附近的所述偏壓電路功率放大器第一端以及所述主功率放大器第三端間的一阻抗所需大小，決定相對(duì)應(yīng)于所述鄰近跨接區(qū)域的所述第一介電凸塊的厚度、面積及形狀以及所述低介電材料的一介電常數(shù)，以形成所述第一介電凸塊，藉此提升所述化合物半導(dǎo)體集成電路的效能，其中所述阻抗為所述主功率放大器的一輸入阻抗。
15.根據(jù)權(quán)利要求14所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述主功率放大器以及所述偏壓電路功率放大器為一雙極性晶體管或一異質(zhì)接面雙極性晶體管，所述主功率放大器第一端為一主功率放大器集極，所述主功率放大器第二端為一主功率放大器射極，所述主功率放大器第三端為一主功率放大器基極，所述偏壓電路功率放大器第一端為一偏壓電路功率放大器集極，所述偏壓電路功率放大器第二端為一偏壓電路功率放大器射極，所述偏壓電路功率放大器第三端為一偏壓電路功率放大器基極，其中所述輸入阻抗為所述偏壓電路功率放大器集極及所述主功率放大器基極間的阻抗。
16.根據(jù)權(quán)利要求14所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述主功率放大器以及所述偏壓電路功率放大器為一場(chǎng)效晶體管，所述主功率放大器第一端為一主功率放大器漏極，所述主功率放大器第二端為一主功率放大器源極，所述主功率放大器第三端為一主功率放大器柵極，所述偏壓電路功率放大器第一端為一偏壓電路功率放大器漏極，所述偏壓電 路功率放大器第二端為一偏壓電路功率放大器源極，所述偏壓電路功率放大器第三端為一偏壓電路功率放大器柵極，其中所述輸入阻抗為所述偏壓電路功率放大器漏極及所述主功率放大器柵極間的阻抗。
17.根據(jù)權(quán)利要求1所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，在A3步驟以及A4步驟之間還包括一形成至少一上絕緣層的步驟，其中所述至少一上絕緣層形成于所述化合物半導(dǎo)體基板之上以及所述第一金屬層之上，且所述至少一上絕緣層形成于所述低介電凸塊之下。
18.根據(jù)權(quán)利要求17所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，構(gòu)成所述至少一上絕緣層的材料包括選自以下群組的至少一者：氮化硅SiN以及氧化硅SiO2。
19.根據(jù)權(quán)利要求1所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，在A3步驟之前還包括一形成至少一下絕緣層的步驟，其中所述至少一下絕緣層形成于所述化合物半導(dǎo)體基板之上，且所述至少一下絕緣層形成于所述第一金屬層之下以及所述低介電凸塊之下。
20.根據(jù)權(quán)利要求19所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，構(gòu)成所述至少一下絕緣層的材料包括選自以下群組的至少一者：氮化硅SiN以及氧化硅SiO2。
21.根據(jù)權(quán)利要求1所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，在A5步驟之后還包括一形成至少一保護(hù)層于所述化合物半導(dǎo)體集成電路之上的步驟。
22.根據(jù)權(quán)利要求21所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，構(gòu)成所述至少一保護(hù)層的材料包括選自以下群組的至少一者：聚苯并惡唑PBO、氮化硅SiN以及氧化硅SiO2。
23.一種化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，包括以下步驟：
B1：劃定一化合物半導(dǎo)體集成電路布局于一化合物半導(dǎo)體基板的上表面，其中所述化合物半導(dǎo)體集成電路布局包括一第一電路布局以及一第二電路布局，其中所述第一電路布局的區(qū)域與所述第二電路布局的區(qū)域于一重疊區(qū)域相重疊，一鄰近跨接區(qū)域定義為包含所述重疊區(qū)域以及所述重疊區(qū)域的周圍鄰近區(qū)域；
B2：劃定一第一介電區(qū)域于所述化合物半導(dǎo)體基板的上表面，其中所述第一介電區(qū)域位于所述鄰近跨接區(qū)域之內(nèi)，且所述第一介電區(qū)域與至少部分所述重疊區(qū)域相重疊，其中所述化合物半導(dǎo)體基板的上表面的所述第一介電區(qū)域以外的區(qū)域定義為一第二介電區(qū)域；
B3：形成一第一金屬層于所述第一電路布局的區(qū)域內(nèi)；
B4：形成由一低介電材料所構(gòu)成的一第一介電凸塊于所述第一介電區(qū)域內(nèi)；以及
B5：形成一第二金屬層于所述第二電路布局的區(qū)域內(nèi)。
24.根據(jù)權(quán)利要求23所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述低介電材料具有一小于5％的吸水率。
25.根據(jù)權(quán)利要求23所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述低介電材料包括選自以下群組的至少一者：聚苯并惡唑PBO以及苯并環(huán)丁烷BCB。
26.根據(jù)權(quán)利要求23所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，B4步驟中，形成所述第一介電凸塊包括以下步驟：
同時(shí)于所述第一介電區(qū)域及所述第二介電區(qū)域內(nèi)形成一低介電凸塊；以及
曝光顯影或蝕刻去除所述第二介電區(qū)域內(nèi)的所述低介電凸塊，使得所述第一介電區(qū)域內(nèi)的所述低介電凸塊的厚度為所述第一介電凸塊的厚度，且所述第二介電區(qū)域內(nèi)的所述低介電凸塊的厚度為零。
27.根據(jù)權(quán)利要求23所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，B4步驟中，形成所述第一介電凸塊包括以下步驟：
同時(shí)于所述第一介電區(qū)域及所述第二介電區(qū)域內(nèi)形成一低介電凸塊；以及
曝光顯影或蝕刻所述第一介電區(qū)域及所述第二介電區(qū)域內(nèi)的所述低介電凸塊，使得所述第一介電區(qū)域內(nèi)的所述低介電凸塊的厚度為所述第一介電凸塊的厚度，且所述第二介電區(qū)域內(nèi)的所述低介電凸塊的厚度為零。
28.根據(jù)權(quán)利要求23所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述重疊區(qū)域的周圍鄰近區(qū)域包括所述重疊區(qū)域的周遭50μm的范圍以內(nèi)的區(qū)域。
29.根據(jù)權(quán)利要求23所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述低介電材料的介電常數(shù)小于7。
30.根據(jù)權(quán)利要求1至29任一項(xiàng)所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，形成所述第一介電凸塊還包括以下步驟：依據(jù)所述鄰近跨接區(qū)域附近的所述化合物半導(dǎo)體集成電路的一阻抗所需大小，決定相對(duì)應(yīng)于所述鄰近跨接區(qū)域的所述第一介電凸塊的厚度、面積及形狀以及所述低介電材料的一介電常數(shù)，以形成所述第一介電凸塊，藉此提升所述化合物半導(dǎo)體集成電路的效能。
31.根據(jù)權(quán)利要求1至29任一項(xiàng)所述的化合物半導(dǎo)體集成電路的電路布局方法，其中還包括以下步驟：
劃定一功率放大器布局于所述化合物半導(dǎo)體集成電路布局中；
形成一功率放大器于所述功率放大器布局的區(qū)域內(nèi)，其中所述功率放大器包括一第一端、一第二端以及一第三端，其中所述第一端及所述第二端的其中之一為所述功率放大器的一輸出端，其中所述第一端與所述第一金屬層及所述第二金屬層的其中之一電性相連，所述第二端與所述第一金屬層及所述第二金屬層的其中之另一電性相連，使得所述功率放大器的所述第一端及所述第二端通過所述第一介電凸塊形成隔離；以及
依據(jù)所述鄰近跨接區(qū)域附近的所述功率放大器的所述第一端以及所述第二端間的一輸出阻抗所需大小，決定相對(duì)應(yīng)于所述鄰近跨接區(qū)域的所述第一介電凸塊的厚度、面積及形狀以及所述低介電材料的一介電常數(shù)，以形成所述第一介電凸塊，藉此提升所述化合物半導(dǎo)體集成電路的效能。
32.根據(jù)權(quán)利要求31所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述功率放大器為一雙極性晶體管或一異質(zhì)接面雙極性晶體管，所述第一端為一集極，所述第二端為一射極，所述第三端為一基極，其中所述輸出阻抗為所述功率放大器的所述集極及所述射極間的阻抗。
33.根據(jù)權(quán)利要求31所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述功率放大器為一場(chǎng)效晶體管，所述第一端為一漏極，所述第二端為一源極，所述第三端為一柵極，其中所述輸出阻抗為所述功率放大器的所述漏極及所述源極間的阻抗。
34.根據(jù)權(quán)利要求1至29任一項(xiàng)所述的化合物半導(dǎo)體集成電路的電路布局 方法，其特征在于，還包括以下步驟：
劃定一主功率放大器布局以及一偏壓電路功率放大器布局于所述化合物半導(dǎo)體集成電路布局中；
形成一主功率放大器于所述主功率放大器布局的區(qū)域內(nèi)，其中所述主功率放大器包括一主功率放大器第一端、一主功率放大器第二端以及一主功率放大器第三端，其中所述主功率放大器第三端為所述主功率放大器的一輸入端；
形成一偏壓電路功率放大器于所述偏壓電路功率放大器布局的區(qū)域內(nèi)，其中所述偏壓電路功率放大器包括一偏壓電路功率放大器第一端、一偏壓電路功率放大器第二端以及一偏壓電路功率放大器第三端，其中所述偏壓電路功率放大器第一端與所述第一金屬層及所述第二金屬層的其中之一電性相連，所述主功率放大器第三端與所述第一金屬層及所述第二金屬層的其中之另一電性相連，使得所述偏壓電路功率放大器第一端及所述主功率放大器第三端通過所述第一介電凸塊形成隔離；以及
依據(jù)所述鄰近跨接區(qū)域附近的所述偏壓電路功率放大器第一端以及所述主功率放大器第三端間的一阻抗所需大小，決定相對(duì)應(yīng)于所述鄰近跨接區(qū)域的所述第一介電凸塊的厚度、面積及形狀以及所述低介電材料的一介電常數(shù)，以形成所述第一介電凸塊，藉此提升所述化合物半導(dǎo)體集成電路的效能，其中所述阻抗為所述主功率放大器的一輸入阻抗。
35.根據(jù)權(quán)利要求34所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述主功率放大器以及所述偏壓電路功率放大器為一雙極性晶體管或一異質(zhì)接面雙極性晶體管，所述主功率放大器第一端為一主功率放大器集極，所述主功率放大器第二端為一主功率放大器射極，所述主功率放大器第三端為一主功率放大器基極，所述偏壓電路功率放大器第一端為一偏壓電路功率放大器集極，所述偏壓電路功率放大器第二端為一偏壓電路功率放大器射極，所述偏壓電路功率放大器第三端為一偏壓電路功率放大器基極，其中所述輸入阻抗為所述偏壓電路功率放大器集極及所述主功率放大器基極間的阻抗。
36.根據(jù)權(quán)利要求34所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，所述主功率放大器以及所述偏壓電路功率放大器為一場(chǎng)效晶體管， 所述主功率放大器第一端為一主功率放大器漏極，所述主功率放大器第二端為一主功率放大器源極，所述主功率放大器第三端為一主功率放大器柵極，所述偏壓電路功率放大器第一端為一偏壓電路功率放大器漏極，所述偏壓電路功率放大器第二端為一偏壓電路功率放大器源極，所述偏壓電路功率放大器第三端為一偏壓電路功率放大器柵極，其中所述輸入阻抗為所述偏壓電路功率放大器漏極及所述主功率放大器柵極間的阻抗。
37.根據(jù)權(quán)利要求23所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，在B3步驟以及B4步驟之間還包括一形成至少一上絕緣層的步驟，其中所述至少一上絕緣層形成于所述化合物半導(dǎo)體基板之上以及所述第一金屬層之上，且所述至少一上絕緣層形成于所述第一介電凸塊之下。
38.根據(jù)權(quán)利要求37所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，構(gòu)成所述至少一上絕緣層的材料包括選自以下群組的至少一者：氮化硅SiN以及氧化硅SiO2。
39.根據(jù)權(quán)利要求23所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，在B3步驟之前還包括一形成至少一下絕緣層的步驟，其中所述至少一下絕緣層形成于所述化合物半導(dǎo)體基板之上，且所述至少一下絕緣層形成于所述第一金屬層之下以及所述第一介電凸塊之下。
40.根據(jù)權(quán)利要求39所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，構(gòu)成所述至少一下絕緣層的材料包括選自以下群組的至少一者：氮化硅SiN以及氧化硅SiO2。
41.根據(jù)權(quán)利要求23所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，在B5步驟之后還包括一形成至少一保護(hù)層于所述化合物半導(dǎo)體集成電路之上的步驟。
42.根據(jù)權(quán)利要求41所述的化合物半導(dǎo)體集成電路的電路布局方法，其特征在于，構(gòu)成所述至少一保護(hù)層的材料包括選自以下群組的至少一者：聚苯并惡唑PBO、氮化硅SiN以及氧化硅SiO2。