電子器件及其制造方法
【專利摘要】根據(jù)本發(fā)明實(shí)施例提供一種包含至少一電子元件的電子器件及其制造方法。上述電子器件包括襯底、半導(dǎo)體層、絕緣層、第一金屬層、軟質(zhì)層、至少一第一開(kāi)孔以及至少一第二金屬層。半導(dǎo)體層配置在襯底上，絕緣層配置在半導(dǎo)體層上，第一金屬層配置在絕緣層上。絕緣層與半導(dǎo)體層或第一金屬層的圖案一致。軟質(zhì)層配置在襯底上，且包覆半導(dǎo)體層、絕緣層與第一金屬層，軟質(zhì)層的楊氏系數(shù)小于40十億帕斯卡。至少一第一開(kāi)孔貫穿軟質(zhì)層。至少一第二金屬層配置在軟質(zhì)層上以及第一開(kāi)孔中，以電性連接半導(dǎo)體層。
【專利說(shuō)明】
電子器件及其制造方法
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種電子器件及其制造方法。
【背景技術(shù)】
[0002]可撓性電路被運(yùn)用于各種情況下，而在可撓性的要求、節(jié)省空間或生產(chǎn)因素則限制了剛性電路板或手動(dòng)接線的適用性。
[0003]為了提升電子器件的撓曲特性，而提出以有機(jī)材料(例如有機(jī)半導(dǎo)體、有機(jī)介電層或有機(jī)導(dǎo)電膜等)構(gòu)成電子元件的作法，然而，使用有機(jī)材料的電子元件的電性不易達(dá)到產(chǎn)品所需的規(guī)格，因此可撓性電子元件仍需要使用無(wú)機(jī)材料來(lái)制作，但是卻犧牲了電子元件的撓曲特性，而不符合可撓性電子的發(fā)展趨勢(shì)。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于提供一種電子器件及其制造方法，通過(guò)使用例如有機(jī)材料的軟質(zhì)層以分隔和包覆晶體管、電容器和/或接觸孔，進(jìn)而達(dá)到應(yīng)力分散、提供較佳的撓曲特性的功效，且電性結(jié)構(gòu)部分為以無(wú)機(jī)材料制作，可保有較佳的電性。此外，本發(fā)明的工藝方法所需的光刻工藝次數(shù)較少，可有效節(jié)省制作時(shí)間與成本。
[0005]本發(fā)明一實(shí)施例提供一種電子器件，其包含至少一電子元件，包括:襯底、半導(dǎo)體層、絕緣層、第一金屬層、軟質(zhì)層、至少一第一開(kāi)孔以及至少一第二金屬層。半導(dǎo)體層配置在襯底上；絕緣層配置在半導(dǎo)體層上；第一金屬層配置在絕緣層上，且絕緣層與第一金屬層的圖案一致；軟質(zhì)層配置在襯底上，且包覆半導(dǎo)體層、絕緣層與第一金屬層，軟質(zhì)層的楊氏系數(shù)小于40十億帕斯卡；至少一第一開(kāi)孔貫穿軟質(zhì)層；至少一第二金屬層配置在軟質(zhì)層上以及至少一第一開(kāi)孔中，以電性連接半導(dǎo)體層。
[0006]本發(fā)明一實(shí)施例提供另一種電子器件，其包含至少一電子元件，包括:襯底、半導(dǎo)體層、絕緣層、第一金屬層、軟質(zhì)層、至少一第一開(kāi)孔以及至少一第二金屬層。半導(dǎo)體層配置在襯底上；絕緣層配置在半導(dǎo)體層上，且半導(dǎo)體層與絕緣層的圖案一致；第一金屬層配置在絕緣層上；軟質(zhì)層配置在襯底上，且包覆半導(dǎo)體層、絕緣層與第一金屬層，軟質(zhì)層的楊氏系數(shù)小于40十億帕斯卡；至少一第一開(kāi)孔貫穿軟質(zhì)層以及絕緣層；至少一第二金屬層配置在軟質(zhì)層上以及至少一第一開(kāi)孔中，以電性連接半導(dǎo)體層。
[0007]本發(fā)明另一實(shí)施例提供一種電子器件的制法，該電子器件包含至少一電子元件，包括:在一襯底上形成一半導(dǎo)體層；在半導(dǎo)體層上形成一絕緣層；在絕緣層上形成一第一金屬層；進(jìn)行圖案化工藝，使絕緣層與第一金屬層以及半導(dǎo)體層其中的一個(gè)的圖案一致；在襯底上形成一軟質(zhì)層，且包覆半導(dǎo)體層、絕緣層與第一金屬層，軟質(zhì)層的楊氏系數(shù)小于40十億帕斯卡；形成至少一第一開(kāi)孔，以外露部分半導(dǎo)體層；以及在軟質(zhì)層上與至少一第一開(kāi)孔中形成至少一第二金屬層，以電性連接半導(dǎo)體層。
[0008]以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述，但不作為對(duì)本發(fā)明的限定。
【附圖說(shuō)明】
[0009]圖1A至圖1E-3所示為本發(fā)明一實(shí)施例的電子器件制造方法的剖視圖，其中，圖1C-1與圖1C-2為圖1C的不同實(shí)施例，圖1E-U1E-2與圖1E-3為圖1E的不同實(shí)施例；
[0010]圖2A至圖2G所示為本發(fā)明另一實(shí)施例的電子器件制造方法的剖視圖，其中，圖2E-1為圖2E的不同實(shí)施例；
[0011]圖3A至圖3F-2所示為本發(fā)明一實(shí)施例的電子器件制造方法的剖視圖，其中，圖3D-1與圖3D-2為圖3D的不同實(shí)施例，圖3F-1與圖3F-2為圖3F的不同實(shí)施例；
[0012]圖4A至圖4G所示為本發(fā)明另一實(shí)施例的電子器件制造方法的剖視圖，其中，圖4E-1為圖4E的不同實(shí)施例；
[0013]圖5A與圖5B所示分別為通過(guò)本發(fā)明圖1E與圖3F所示的方法制造電子器件的兩個(gè)實(shí)施例；
[0014]圖6A與圖6B所示分別為本發(fā)明其他兩個(gè)實(shí)施例的電子器件的剖視圖；
[0015]圖7A至圖7D所示分別為圖5A、5B、6A與圖6B的不同實(shí)施例；
[0016]圖8A、8B與圖SC所示分別為本發(fā)明其他兩個(gè)實(shí)施例的電子器件的電路圖以及剖視圖；
[0017]圖9A與圖9B所示分別為本發(fā)明其他兩個(gè)實(shí)施例的電子器件的剖視圖；
[0018]圖1OA至圖1OC所示分別為本發(fā)明其他三個(gè)實(shí)施例的電子器件的剖視圖。
[0019]其中，符號(hào)說(shuō)明
[0020]10、30 襯底
[0021]11、31半導(dǎo)體層
[0022]12、32 絕緣層
[0023]13、33第一金屬層
[0024]14、34 保護(hù)層
[0025]15、35 軟質(zhì)層
[0026]16、36 第一開(kāi)孔
[0027]17、37 第二開(kāi)孔
[0028]18、38第二金屬層
[0029]19、39第三金屬層
[0030]22、42第四金屬層
[0031]23、43第三開(kāi)孔
[0032]24、44第一保護(hù)層
[0033]25、45第五金屬層
[0034]26、46第二保護(hù)層
[0035]100、100’、200、300、300’、400、800 頂柵極薄膜晶體管
[0036]101、101’、201、301、301’、401、801 電容結(jié)構(gòu)
[0037]102、102，、202、302、302，、402、802 接觸孔
[0038]111、311表面處理層
【具體實(shí)施方式】
[0039]由以下的詳細(xì)描述中，出于解釋的目的，對(duì)諸多具體細(xì)節(jié)進(jìn)行了闡述，以便提供徹底理解所揭露的實(shí)施例。然而明顯的，一個(gè)或多個(gè)實(shí)施例可以在沒(méi)有這些具體細(xì)節(jié)的情況下被實(shí)踐。在其他實(shí)例中，公知的結(jié)構(gòu)和器件以簡(jiǎn)化附圖示意性地示出。本發(fā)明一實(shí)施例提供一種電子器件的制造方法。如圖1A至圖1E，為本發(fā)明一實(shí)施例的電子器件制造方法的剖視圖，圖1E-U1E-2與圖1E-3為圖1E的不同實(shí)施例。在本實(shí)施例中，以四道光刻工藝(photo engraving processes, PEPs)為例。
[0040]如圖1A所示，在一襯底10上形成一半導(dǎo)體層11，通過(guò)第一道光刻工藝(PEPl)對(duì)半導(dǎo)體層11進(jìn)行圖案化，其中可選擇性地視需求在襯底10與半導(dǎo)體層11之間形成一緩沖層(未繪不)O如圖1B，在襯底10與半導(dǎo)體層11上形成一絕緣層12與一第一金屬層13，其中可選擇性地在第一金屬層13上形成一保護(hù)層14。在一實(shí)施例中，保護(hù)層14并非必要之物。舉例而言，若使用背通道蝕刻(Back Channel Etching，BCE)工藝，可不形成保護(hù)層14 ;若為通道保護(hù)(Channel Protect,CHP)層結(jié)構(gòu)，可形成保護(hù)層14。形成保護(hù)層14的材質(zhì)可例如為具絕緣特性的氧化物、氮化物或碳化物材料系統(tǒng)(例如Si0x、SiNx、SiC0、A10x、T1x等)或是上述材料所構(gòu)成的多層堆疊結(jié)構(gòu)。
[0041]在一實(shí)施例中，可通過(guò)沉積或涂布工藝形成半導(dǎo)體層11、絕緣層12、第一金屬層13以及保護(hù)層14。
[0042]在一實(shí)施例中，形成半導(dǎo)體層11的材質(zhì)可例如為硅基材料的非晶硅(amorphous-Si)、多晶娃(polycrystalline Silicon)或是氧化物半導(dǎo)體(如銦鎵鋅氧化物(InGaZnO，IGZ0)系統(tǒng)、銦錫氧化物(InSnO，ΙΤ0)系統(tǒng)、銦鋅氧化物(ΙηΖηΟ，ΙΖ0)系統(tǒng)或銦錫鋅氧化物(InSnZnO，ΙΤΖ0)系統(tǒng))及其他具氧成分半導(dǎo)體系統(tǒng)、或是有機(jī)半導(dǎo)體(如并五苯(pentacene)、或聚(3_ 己基噻吩)(poly (3-hexyl th1phene), P3HT))等等。形成絕緣層12的材質(zhì)可例如為氧化硅(S1x)、氮化硅(SiNx)、氮氧化硅(S1N)或其他適合的絕緣材料、抑或是上述絕緣材料的多層堆疊結(jié)構(gòu)。形成第一金屬層13的材質(zhì)可例如為鉬(Mo)、鋁(Al)、鈦(Ti)、銅(Cu)等導(dǎo)電材料或其合金材料、抑或是上述導(dǎo)電材料所構(gòu)成的多層堆疊結(jié)構(gòu)。
[0043]如圖1C所示，通過(guò)第二道光刻工藝(PEP2)對(duì)絕緣層12、第一金屬層13與保護(hù)層14進(jìn)行圖案化，使絕緣層12、第一金屬層13與保護(hù)層14的圖案一致(亦即，相同)。在一實(shí)施例中，半導(dǎo)體層11的范圍可大于第一金屬層13的范圍。
[0044]如圖1D所示，通過(guò)第三道光刻工藝(PEP3)對(duì)形成在襯底10上的軟質(zhì)層15進(jìn)行圖案化，以包覆半導(dǎo)體層11、絕緣層12、第一金屬層13與保護(hù)層14。在一實(shí)施例中，軟質(zhì)層15的楊氏系數(shù)(Young’s modulus)可小于40十億帕斯卡(GPa)，形成貫穿軟質(zhì)層15的至少一第一開(kāi)孔16，以外露部分半導(dǎo)體層11。在一實(shí)施例中，形成貫穿軟質(zhì)層15與保護(hù)層14的至少一第二開(kāi)孔17，以外露部分第一金屬層13。形成軟質(zhì)層15的材質(zhì)可例如為有機(jī)材料系統(tǒng)(如聚酰亞胺(polyimide, PI)或其衍生物、或旋涂式玻璃材料(Spin-on-Glass, S0G)系統(tǒng)等等。
[0045]如圖1E所示，通過(guò)第四道光刻工藝(PEP4)形成至少一第二金屬層18在軟質(zhì)層15上與第一開(kāi)孔16中，以及形成至少一第三金屬層19在軟質(zhì)層15上與第二開(kāi)孔17中，且分別電性連接半導(dǎo)體層11與第一金屬層13。本實(shí)施例的電子器件，左側(cè)可為一頂柵極(top-gate)薄膜晶體管100，中間可為一電容結(jié)構(gòu)101，以及一接觸孔102。
[0046]在其他實(shí)施例中，如圖1E-1所示，若后續(xù)工藝不會(huì)影響第一金屬層13，亦可省略保護(hù)層14。
[0047]另一實(shí)施例，如圖1E-2所示，在如圖1C所示的第二道光刻工藝(PEP2)后，可在未覆蓋絕緣層12的部分半導(dǎo)體層11上通過(guò)氧化亞氮(N20)電漿、臭氧氣體處理、臭氧水、熱退火、或上述處理方式的組合，形成一表面處理層111，而第一開(kāi)孔16亦可更貫穿表面處理層 111 ο
[0048]另一實(shí)施例，如圖1E-3所示，在如圖1C所示的第二道光刻工藝(PEP2)后形成保護(hù)層14，其中保護(hù)層14可包覆半導(dǎo)體層11、絕緣層12與第一金屬層13。在本實(shí)施例中，第一開(kāi)孔16可更貫穿保護(hù)層14。當(dāng)保護(hù)層14未在第二道光刻工藝(PEP2)時(shí)與絕緣層12以及第一金屬層13進(jìn)行圖案化工藝，可如圖1C-1所示，對(duì)保護(hù)層14進(jìn)行另一第三道光刻工藝(PEP3)，因此本實(shí)施例包括五道光刻工藝。如圖1C-2所示，可選擇性地在另一第三道光刻工藝(PEP3)對(duì)保護(hù)層14進(jìn)行圖案化時(shí)形成第一開(kāi)孔16與第二開(kāi)孔17。本實(shí)施例的電子器件，左側(cè)可為一頂柵極(top-gate)薄膜晶體管100’，中間可為一電容結(jié)構(gòu)101’，以及一接觸孔102’，其中保護(hù)層14可包覆一或多個(gè)例如頂柵極薄膜晶體管100’或電容結(jié)構(gòu)101’等的電子元件。
[0049]如圖2A至圖2G，為本發(fā)明另一實(shí)施例的電子器件制造方法的剖視圖。在本實(shí)施例中，以六道光刻工藝(PEPs)為例。
[0050]如圖2A所示，在一襯底10上形成一半導(dǎo)體層11，通過(guò)第一道光刻工藝(PEPl)對(duì)半導(dǎo)體層11進(jìn)行圖案化，舉例而言，半導(dǎo)體層11可配置在襯底10左側(cè)上。
[0051]如圖2B所示，在半導(dǎo)體層11與襯底10上形成一絕緣層12與一第一金屬層13。
[0052]如圖2C所示，絕緣層12與第一金屬層13通過(guò)第二道光刻工藝(PEP2)進(jìn)行圖案化，因此絕緣層12與第一金屬層13的圖案一致。
[0053]如圖2D所示，形成一第一保護(hù)層24以包覆半導(dǎo)體層11、絕緣層12與第一金屬層13，在第一保護(hù)層24上形成一第四金屬層22，并通過(guò)第三道光刻工藝(PEP3)對(duì)第四金屬層22進(jìn)行圖案化。在一實(shí)施例中，圖案化的第四金屬層22可位在襯底10中間的未形成半導(dǎo)體層11的區(qū)域上，以構(gòu)成例如一電容結(jié)構(gòu)。
[0054]如圖2E所示，在第一保護(hù)層24上形成一第二保護(hù)層26以包覆第四金屬層22，可通過(guò)第四道光刻工藝(PEP4)對(duì)第一保護(hù)層24與第二保護(hù)層26進(jìn)行圖案化。通過(guò)第四道光刻工藝(PEP4)可分別選擇性地形成至少一第一開(kāi)孔16、至少一第二開(kāi)孔17以及至少一第三開(kāi)孔23，以分別外露部分半導(dǎo)體層11、第一金屬層13以及第四金屬層22 (參照?qǐng)D2E-1)。在一實(shí)施例中，可在后續(xù)工藝中形成第一開(kāi)孔16、第二開(kāi)孔17與第三開(kāi)孔23。
[0055]如圖2F所示，通過(guò)第五道光刻工藝(PEP5)對(duì)形成在襯底10上的一軟質(zhì)層15進(jìn)行圖案化。若非經(jīng)第四道光刻工藝(PEP4)亦可在第五道光刻工藝(PEP5)形成第一開(kāi)孔16、第二開(kāi)孔17與第三開(kāi)孔23，以分別外露部分半導(dǎo)體層11、第一金屬層13與第四金屬層22。
[0056]如圖2G所示，通過(guò)第六道光刻工藝(PEP6)形成至少一第二金屬層18在軟質(zhì)層15上與第一開(kāi)孔16中、形成至少一第三金屬層19在軟質(zhì)層15上與第二開(kāi)孔17中、以及形成至少一第五金屬層25在軟質(zhì)層15上與第三開(kāi)孔23中，且分別電性連接半導(dǎo)體層11、第一金屬層13與第四金屬層22。本實(shí)施例的電子器件，左側(cè)可為一頂柵極(top-gate)薄膜晶體管200，中間可為一電容結(jié)構(gòu)201，以及一接觸孔202。
[0057]如圖3A至圖3E，為本發(fā)明另一實(shí)施例的電子器件制造方法的剖視圖，圖3D_1與圖3D-2為圖3D的不同實(shí)施例，圖3F-1與圖3F-2為圖3F的不同實(shí)施例。在本實(shí)施例中，以四道光刻工藝(photo engraving processes, PEPs)為例。
[0058]如圖3A所示，在一襯底30上形成一半導(dǎo)體層31與一絕緣層32，通過(guò)第一道光刻工藝(PEPl)對(duì)半導(dǎo)體層11與絕緣層32進(jìn)行圖案化，使對(duì)半導(dǎo)體層11與絕緣層32的圖案一致，其中可選擇性地視需求在襯底30與半導(dǎo)體層31的間形成一緩沖層(未繪示)。如圖3B，在第一道光刻工藝(PEPl)的后，可選擇性地在未覆蓋絕緣層32的部分半導(dǎo)體層31上以氧化亞氮(N20)電漿、臭氧氣體處理、臭氧水、熱退火、或上述處理方式的組合，形成一表面處理層311。熟知此技藝的人士應(yīng)當(dāng)理解，表面處理層311雖繪示在以下的圖3C至圖3F中，如上述，亦可選擇性地形成表面處理層311。換言之，在一實(shí)施例中，可省略表面處理層311。
[0059]如圖3C所示，在襯底30與絕緣層32上形成一第一金屬層33與一保護(hù)層34，其中保護(hù)層34并非必要之物，在一些實(shí)施例中，亦可省略之。形成保護(hù)層34的材質(zhì)可例如為具絕緣特性的氧化物、氮化物或碳化物材料系統(tǒng)(例如S1x、SiNx, SiCO, AlOx, T1x等)或是上述材料所構(gòu)成的多層堆疊結(jié)構(gòu)。在一實(shí)施例中，可通過(guò)沉積或涂布工藝形成半導(dǎo)體層31、絕緣層32、第一金屬層33以及保護(hù)層34。
[0060]在一實(shí)施例中，形成半導(dǎo)體層31的材質(zhì)可例如為娃基材料的非晶娃(amorphous-Si)、多晶娃(polycrystalline Silicon)或是氧化物半導(dǎo)體(如銦鎵鋅氧化物(InGaZnO, IGZ0)系統(tǒng)、銦錫氧化物(InSnO，ΙΤ0)系統(tǒng)、銦鋅氧化物(ΙηΖηΟ, ΙΖ0)系統(tǒng)或銦錫鋅氧化物(InSnZnO，ΙΤΖ0)系統(tǒng))及其他具氧成分半導(dǎo)體系統(tǒng)、或是有機(jī)半導(dǎo)體(如并五苯(pentacene)、或聚(3_ 己基噻吩)(poly (3-hexyl th1phene), P3HT))等等。形成絕緣層32的材質(zhì)可例如為氧化硅(S1x)、氮化硅(SiNx)、氮氧化硅(S1N)或其他適合的絕緣材料、抑或是上述絕緣材料的多層堆疊結(jié)構(gòu)。形成第一金屬層33的材質(zhì)可例如為鉬(Mo)、鋁(Al)、鈦(Ti)、銅(Cu)等導(dǎo)電材料或其合金材料、抑或是上述導(dǎo)電材料所構(gòu)成的多層堆疊結(jié)構(gòu)。
[0061]如圖3D所示，通過(guò)第二道光刻工藝(PEP2)對(duì)第一金屬層33與保護(hù)層34進(jìn)行圖案化，使第一金屬層33與保護(hù)層34的圖案一致。在一實(shí)施例中，半導(dǎo)體層31的范圍可大于第一金屬層33的范圍。
[0062]如圖3E所示，通過(guò)第三道光刻工藝(PEP3)對(duì)形成在襯底30上的軟質(zhì)層35進(jìn)行圖案化，以包覆半導(dǎo)體層31、絕緣層32、第一金屬層33與保護(hù)層34。在一實(shí)施例中，軟質(zhì)層35的楊氏系數(shù)(Young’s modulus)可小于40十億帕斯卡(GPa)，形成貫穿軟質(zhì)層35與絕緣層32的至少一第一開(kāi)孔36，以外露部分半導(dǎo)體層31。在一實(shí)施例中，形成貫穿軟質(zhì)層35與保護(hù)層34的至少一第二開(kāi)孔37，以外露部分第一金屬層33。形成軟質(zhì)層35的材質(zhì)可例如為有機(jī)材料系統(tǒng)(如聚酰亞胺(polyimide，PI)或其衍生物、或旋涂式玻璃材料(Spin-on-Glass, S0G)系統(tǒng)等等。
[0063]如圖3F所示，通過(guò)第四道光刻工藝(PEP4)形成至少一第二金屬層38在軟質(zhì)層35上與第一開(kāi)孔36中，以及形成至少一第三金屬層39在軟質(zhì)層35上與第二開(kāi)孔37中，且分別電性連接半導(dǎo)體層31與第一金屬層33 ο在一實(shí)施例中，可通過(guò)沉積或涂布工藝形成第二金屬層38與第三金屬層39。本實(shí)施例的電子器件，左側(cè)可為一頂柵極(top-gate)薄膜晶體管300，中間可為一電容結(jié)構(gòu)301，以及一接觸孔302。
[0064]在其他實(shí)施例中，如圖3F-1所示，若后續(xù)工藝不會(huì)影響第一金屬層33，亦可省略保護(hù)層34。
[0065]另一實(shí)施例，如圖3F-2所示，在如圖3D所示的第二道光刻工藝(PEP2)后形成保護(hù)層34，其中保護(hù)層34可包覆半導(dǎo)體層31、絕緣層32與第一金屬層33。在本實(shí)施例中，第一開(kāi)孔36更可貫穿保護(hù)層34。當(dāng)保護(hù)層34未在第二道光刻工藝(PEP2)時(shí)與第一金屬層33進(jìn)行圖案化工藝，可如圖3D-1所示，對(duì)保護(hù)層34進(jìn)行另一第三道光刻工藝(PEP3)，因此本實(shí)施例包括五道光刻工藝。如圖3D-2所示，可選擇性地在另一第三道光刻工藝(PEP3)對(duì)保護(hù)層34進(jìn)行圖案化時(shí)形成第一開(kāi)孔36與第二開(kāi)孔37。本實(shí)施例的電子器件，左側(cè)可為一頂柵極(top-gate)薄膜晶體管300’，中間可為一電容結(jié)構(gòu)301’，以及一接觸孔302’，其中保護(hù)層34可包覆一或多個(gè)例如頂柵極薄膜晶體管300’或電容結(jié)構(gòu)301’等的電子元件。
[0066]如圖4A至圖4G，為本發(fā)明另一實(shí)施例的電子器件制造方法的剖視圖。在本實(shí)施例中，以六道光刻工藝(PEPs)為例。
[0067]如圖4A所示，在一襯底30上形成一半導(dǎo)體層31以及一絕緣層32，通過(guò)第一道光刻工藝(PEPl)對(duì)半導(dǎo)體層31以及絕緣層32進(jìn)行圖案化，舉例而言，半導(dǎo)體層31與絕緣層32可配置在襯底30左側(cè)上且圖案一致。
[0068]如圖4B所不，在絕緣層32與襯底30上形成一第一金屬層33。
[0069]如圖4C所示，第一金屬層33通過(guò)第二道光刻工藝(PEP2)進(jìn)行圖案化。
[0070]如圖4D所示，形成一第一保護(hù)層44以包覆半導(dǎo)體層31、絕緣層32與第一金屬層33，在第一保護(hù)層44上形成一第四金屬層42，并通過(guò)第三道光刻工藝(PEP3)對(duì)第四金屬層42進(jìn)行圖案化。在一實(shí)施例中，圖案化的第四金屬層42可位在襯底30中間的未形成半導(dǎo)體層31與絕緣層32的區(qū)域上，以構(gòu)成例如一電容結(jié)構(gòu)。
[0071]如圖4E所示，在第一保護(hù)層44上形成一第二保護(hù)層46以包覆第四金屬層42，可通過(guò)第四道光刻工藝(PEP4)對(duì)第一保護(hù)層44與第二保護(hù)層46進(jìn)行圖案化。通過(guò)第四道光刻工藝(PEP4)可分別選擇性地形成至少一第一開(kāi)孔36、至少一第二開(kāi)孔37以及至少一第三開(kāi)孔43，以分別外露部分半導(dǎo)體層31、第一金屬層33以及第四金屬層42 (參照?qǐng)D4E-1)。在一實(shí)施例中，可在后續(xù)工藝中形成第一開(kāi)孔36、第二開(kāi)孔37與第三開(kāi)孔43。
[0072]如圖4F所示，通過(guò)第五道光刻工藝(PEP5)對(duì)形成在襯底30上的一軟質(zhì)層35進(jìn)行圖案化。若非經(jīng)第四道光刻工藝(PEP4)亦可在第五道光刻工藝(PEP5)形成第一開(kāi)孔36、第二開(kāi)孔37與第三開(kāi)孔43，以分別外露部分半導(dǎo)體層31、第一金屬層33與第四金屬層42。
[0073]如圖4G所示，通過(guò)第六道光刻工藝(PEP6)形成至少一第二金屬層38在軟質(zhì)層35上與第一開(kāi)孔36中、形成至少一第三金屬層39在軟質(zhì)層35上與第二開(kāi)孔37中、以及形成至少一第五金屬層45在軟質(zhì)層35上與第三開(kāi)孔43中，且分別電性連接半導(dǎo)體層31、第一金屬層33與第四金屬層42。本實(shí)施例的電子器件，左側(cè)可為一頂柵極(top-gate)薄膜晶體管400，中間可為一電容結(jié)構(gòu)401，以及一接觸孔402。
[0074]如圖5A與圖5B所示，分別為通過(guò)本發(fā)明圖1E與圖3F所示的方法制造電子器件的兩個(gè)實(shí)施例。
[0075]如圖5A所示，一半導(dǎo)體層11配置在一襯底10上，一絕緣層12、一第一金屬層13與一保護(hù)層14配置在半導(dǎo)體層11上，且絕緣層12、第一金屬層13與保護(hù)層14的圖案一致，其中保護(hù)層14并非必要之物，在一些實(shí)施例中可被省略。一軟質(zhì)層15配置在襯底10上，且包覆半導(dǎo)體層11、絕緣層12、第一金屬層13與保護(hù)層14。在一實(shí)施例中，軟質(zhì)層15的楊氏系數(shù)可小于40十億帕斯卡(GPa)。至少一第一開(kāi)孔16貫穿軟質(zhì)層15，至少一第二金屬層18配置在軟質(zhì)層15上以及第一開(kāi)孔16中，以電性連接半導(dǎo)體層11。
[0076]如圖5B所示，一半導(dǎo)體層31與一絕緣層32配置在一襯底30上，且半導(dǎo)體層31與絕緣層32的外緣圖案一致，可選擇性地在未覆蓋絕緣層32的部分半導(dǎo)體層31上形成一表面處理層311。一第一金屬層33與一保護(hù)層34配置在絕緣層32上，且第一金屬層33與保護(hù)層34的圖案一致，其中保護(hù)層34并非必要之物，在一些實(shí)施例中可被省略。一軟質(zhì)層35配置在襯底30上，且包覆半導(dǎo)體層31、絕緣層32、第一金屬層33與保護(hù)層34。在一實(shí)施例中，軟質(zhì)層35的楊氏系數(shù)可小于40十億帕斯卡(GPa)。至少一第一開(kāi)孔36貫穿軟質(zhì)層35與絕緣層32，至少一第二金屬層38配置在軟質(zhì)層35上以及第一開(kāi)孔36中，以電性連接半導(dǎo)體層31。
[0077]在一實(shí)施例中，形成半導(dǎo)體層31的材質(zhì)可例如為硅基材料的非晶硅(amorphous-Si)、多晶娃(polycrystalline Silicon)或是氧化物半導(dǎo)體(如銦鎵鋅氧化物(InGaZnO, IGZ0)系統(tǒng)、銦錫氧化物(InSnO, ΙΤ0)系統(tǒng)、銦鋅氧化物(ΙηΖηΟ, ΙΖ0)系統(tǒng)或銦錫鋅氧化物(InSnZnO，ΙΤΖ0)系統(tǒng))及其他具氧成分半導(dǎo)體系統(tǒng)、或是有機(jī)半導(dǎo)體(如并五苯(pentacene)、或聚(3_ 己基噻吩)(poly (3-hexyl th1phene), P3HT))等等。形成絕緣層32的材質(zhì)可例如為氧化硅(S1x)、氮化硅(SiNx)、氮氧化硅(S1N)或其他適合的絕緣材料、抑或是上述絕緣材料的多層堆疊結(jié)構(gòu)。形成第一金屬層33的材質(zhì)可例如為鉬(Mo)、鋁(Al)、鈦(Ti)、銅(Cu)等導(dǎo)電材料或其合金材料、抑或是上述導(dǎo)電材料所構(gòu)成的多層堆疊結(jié)構(gòu)。
[0078]如圖6A與圖6B所示，分別為本發(fā)明其他兩個(gè)實(shí)施例的電子器件的剖視圖。
[0079]如圖6A所示，一半導(dǎo)體層11配置在一襯底10上，一絕緣層12與一第一金屬層13配置在半導(dǎo)體層11上，且絕緣層12與第一金屬層13的圖案一致。一保護(hù)層14與一軟質(zhì)層15配置在襯底10上，且包覆半導(dǎo)體層11、絕緣層12與第一金屬層13。在一實(shí)施例中，軟質(zhì)層15的楊氏系數(shù)可小于40十億帕斯卡(GPa)。至少一第一開(kāi)孔16貫穿軟質(zhì)層15，至少一第二金屬層18配置在軟質(zhì)層15上以及第一開(kāi)孔16中，以電性連接半導(dǎo)體層11。
[0080]如圖6B所示，一半導(dǎo)體層31與一絕緣層32配置在一襯底30上，且半導(dǎo)體層31與絕緣層32的外緣圖案一致。一第一金屬層33配置在絕緣層32上。一保護(hù)層34與一軟質(zhì)層35配置在襯底30上，且包覆半導(dǎo)體層31、絕緣層32與第一金屬層33。在一實(shí)施例中，軟質(zhì)層35的楊氏系數(shù)可小于40十億帕斯卡(GPa)。至少一第一開(kāi)孔36貫穿軟質(zhì)層35與絕緣層32，至少一第二金屬層38配置在軟質(zhì)層35上以及第一開(kāi)孔36中，以電性連接半導(dǎo)體層31。
[0081]如圖7A至圖7D所示，分別為本發(fā)明其他四個(gè)實(shí)施例的電子器件的剖視圖。
[0082]如圖7A至圖7D所示，分別為圖5A、5B、6A與圖6B的不同實(shí)施例。如圖7A所示，此實(shí)施例與圖5A所示者不同。一第二開(kāi)孔17貫穿軟質(zhì)層15以及保護(hù)層14，一第三金屬層19更配置在第二開(kāi)孔17中，以電性連接第一金屬層13。類似地，如圖7B所示，一第二開(kāi)孔37貫穿軟質(zhì)層35以及保護(hù)層34，一第三金屬層39更配置在第二開(kāi)孔37中，以電性連接第一金屬層33。如圖7C所示，此實(shí)施例與圖6A所示者不同。一第二開(kāi)孔17貫穿保護(hù)層14以及軟質(zhì)層15，一第三金屬層19更配置在第二開(kāi)孔17中，以電性連接第一金屬層13。類似地，如圖7D所示，一第二開(kāi)孔37貫穿保護(hù)層34以及軟質(zhì)層35，一第三金屬層39更配置在第二開(kāi)孔37中，以電性連接第一金屬層33。在一實(shí)施例中，配置在軟質(zhì)層15、35上的第二金屬層18、38的其中的一個(gè)，電性連接配置在軟質(zhì)層15、35上的第三金屬層19、39。
[0083]圖8A至圖SC所示，分別為本發(fā)明其他兩個(gè)實(shí)施例的電子器件的電路圖以及剖視圖。
[0084]如圖8A所不，一實(shí)施例的電子器件可包括一:頂柵極薄膜晶體管800、一電容結(jié)構(gòu)801與一接觸孔802。
[0085]如圖8B所示，一接觸孔102可包括一絕緣層12配置在一襯底10上，一第一金屬層13配置在絕緣層12上，一保護(hù)層14配置在第一金屬層13上，一軟質(zhì)層15包覆絕緣層
12、第一金屬層13與保護(hù)層14，一第二開(kāi)孔17貫穿軟質(zhì)層15，一第三金屬層19配置在第二開(kāi)孔17中。本實(shí)施例中，電子器件可包括一頂柵極薄膜晶體管100、一電容結(jié)構(gòu)101以及一接觸孔102。在一實(shí)施例中，頂柵極薄膜晶體管100與電容結(jié)構(gòu)101的配置在軟質(zhì)層15上的第二金屬層18的兩端分別電性連接。本實(shí)施例中，第一金屬層13、絕緣層12與保護(hù)層14的外緣圖案一致，較佳地，至少在一軸向上，半導(dǎo)體層11的范圍可大于第一金屬層13的范圍。
[0086]如圖8C所示，一接觸孔302可包括一第一金屬層33配置在一襯底30上，一保護(hù)層34配置在第一金屬層33上，一軟質(zhì)層35包覆第一金屬層33與保護(hù)層34，一第二開(kāi)孔37貫穿軟質(zhì)層35，一第三金屬層39配置在第二開(kāi)孔37中。本實(shí)施例中，電子器件可包括一頂柵極薄膜晶體管300、一電容結(jié)構(gòu)301以及一接觸孔302。在一實(shí)施例中，頂柵極薄膜晶體管300與電容結(jié)構(gòu)301的配置在軟質(zhì)層35上的第二金屬層38的兩端分別電性連接，且電容結(jié)構(gòu)301與接觸孔302的配置在軟質(zhì)層35上的第三金屬層39的兩端分別電性連接。本實(shí)施例中，半導(dǎo)體層31與絕緣層32的外緣圖案一致，較佳地，至少在一軸向上，半導(dǎo)體層31的范圍可大于第一金屬層33的范圍。
[0087]圖9A與圖9B所示，分別為本發(fā)明其他兩個(gè)實(shí)施例的電子器件的剖視圖。
[0088]如圖9A所示，一接觸孔102’可包括一絕緣層12配置在一襯底10上，一第一金屬層13配置在絕緣層12上，一保護(hù)層14與一軟質(zhì)層15包覆絕緣層12與第一金屬層13，其中一第二開(kāi)孔17貫穿保護(hù)層14與軟質(zhì)層15，一第三金屬層19配置在第二開(kāi)孔17中。本實(shí)施例中，電子器件可包括一頂柵極薄膜晶體管100’、一電容結(jié)構(gòu)101’以及一接觸孔102’。在一實(shí)施例中，頂柵極薄膜晶體管100’與電容結(jié)構(gòu)101’的配置在軟質(zhì)層15上的第二金屬層18的兩端分別電性連接。本實(shí)施例中，第一金屬層13與絕緣層12的圖案一致，較佳地，至少在一軸向上，半導(dǎo)體層11的范圍可大于第一金屬層13的范圍。保護(hù)層14包覆圖案化后的半導(dǎo)體層11、絕緣層12與第一金屬層13。本實(shí)施例中，保護(hù)層14可包覆一或多個(gè)電子元件，例如頂柵極薄膜晶體管100’或一電容結(jié)構(gòu)101’等等，抑或者保護(hù)層14可單獨(dú)包覆不同的電子元件。
[0089]如圖9B所示，一接觸孔302’可包括一第一金屬層33配置在一襯底30上，一保護(hù)層34與一軟質(zhì)層35包覆第一金屬層33，一第二開(kāi)孔37貫穿保護(hù)層34與軟質(zhì)層35，一第三金屬層39配置在第二開(kāi)孔37中。本實(shí)施例中，電子器件可包括一頂柵極薄膜晶體管300’、一電容結(jié)構(gòu)301’以及一接觸孔302’。在一實(shí)施例中，頂柵極薄膜晶體管300’與電容結(jié)構(gòu)301’的配置在軟質(zhì)層35上的第二金屬層38的兩端分別電性連接，且電容結(jié)構(gòu)301’與接觸孔302’的配置在軟質(zhì)層35上的第三金屬層39的兩端分別電性連接。本實(shí)施例中，半導(dǎo)體層31與絕緣層32的外緣圖案一致，較佳地，至少在一軸向上，半導(dǎo)體層31的范圍可大于第一金屬層33的范圍。保護(hù)層34包覆圖案化后的半導(dǎo)體層31、絕緣層32與第一金屬層33。本實(shí)施例中，保護(hù)層34可包覆一或多個(gè)電子元件，例如頂柵極薄膜晶體管300’或一電容結(jié)構(gòu)301’等等，抑或者保護(hù)層14可單獨(dú)包覆不同的電子元件。
[0090]圖1OA至圖1OC所示，分別為本發(fā)明其他三個(gè)實(shí)施例的電子器件的剖視圖。
[0091]如圖1OA所示，一電容結(jié)構(gòu)201可包括一絕緣層12配置在一襯底10上，一第一金屬層13配置在絕緣層12上，一第一保護(hù)層24包覆絕緣層12與第一金屬層13，一第四金屬層22配置在部分第一保護(hù)層24上，一第二保護(hù)層26包覆第四金屬層22，一軟質(zhì)層15包覆第一保護(hù)層24與第二保護(hù)層26，一第二開(kāi)孔17貫穿第一保護(hù)層24、第二保護(hù)層26與軟質(zhì)層15，一第三金屬層19配置在第二開(kāi)孔17中。此外，一第三開(kāi)孔23貫穿第二保護(hù)層26與軟質(zhì)層15，一第五金屬層25配置在第三開(kāi)孔23中。
[0092]如圖1OA所示，一接觸孔202可包括一絕緣層12配置在一襯底10上，一第一金屬層13配置在絕緣層12上，一第一保護(hù)層24與一第二保護(hù)層26包覆絕緣層12與第一金屬層13，一軟質(zhì)層15包覆第一保護(hù)層24與第二保護(hù)層26，一第二開(kāi)孔17貫穿第一保護(hù)層24、第二保護(hù)層26與軟質(zhì)層15，一第三金屬層19配置在第二開(kāi)孔17中。本實(shí)施例中，電子器件可包括一頂柵極薄膜晶體管200、一電容結(jié)構(gòu)201以及一接觸孔202。在一實(shí)施例中，頂柵極薄膜晶體管200的配置在軟質(zhì)層15上的第二金屬層18的一端與電容結(jié)構(gòu)201的配置在軟質(zhì)層15上的第三金屬層19的一端分別電性連接，且電容結(jié)構(gòu)201的配置在軟質(zhì)層15上的第五金屬層25的一端與接觸孔202的配置在軟質(zhì)層15上的第三金屬層19的一端分別電性連接。本實(shí)施例中，第一金屬層13與絕緣層12的圖案一致，第一保護(hù)層24與第二保護(hù)層26的外緣圖案一致。在一實(shí)施例中，至少在一軸向上，半導(dǎo)體層11的范圍可大于第一金屬層13的范圍。第一保護(hù)層24與第二保護(hù)層26可包覆圖案化后的半導(dǎo)體層11、絕緣層12、第一金屬層13以及第四金屬層22。
[0093]如圖1OB所示，一電容結(jié)構(gòu)401可包括一第一金屬層33配置在一襯底30上，一第一保護(hù)層44包覆第一金屬層33，一第四金屬層42配置在部分第一保護(hù)層44上，一第二保護(hù)層46包覆第四金屬層42，一軟質(zhì)層35包覆第一保護(hù)層44與第二保護(hù)層46，一第二開(kāi)孔37貫穿第一保護(hù)層44、第二保護(hù)層46與軟質(zhì)層35，一第三金屬層39配置在第二開(kāi)孔37中。此外，一第三開(kāi)孔43貫穿第二保護(hù)層46與軟質(zhì)層35，一第五金屬層45配置在第三開(kāi)孔43中。
[0094]如圖1OB所示，一接觸孔402可包括一第一金屬層33配置在一襯底30上，一第一保護(hù)層44與一第二保護(hù)層46包覆第一金屬層33，一軟質(zhì)層35包覆第一保護(hù)層44與第二保護(hù)層46，一第二開(kāi)孔37貫穿第一保護(hù)層44、第二保護(hù)層46與軟質(zhì)層35，一第三金屬層39配置在第二開(kāi)孔37中。本實(shí)施例中，電子器件可包括一頂柵極薄膜晶體管400、一電容結(jié)構(gòu)401以及一接觸孔402。在一實(shí)施例中，頂柵極薄膜晶體管400的配置在軟質(zhì)層35上的第二金屬層38的一端與電容結(jié)構(gòu)401的配置在軟質(zhì)層35上的第三金屬層39的一端分別電性連接，且電容結(jié)構(gòu)401的配置在軟質(zhì)層35上的第五金屬層45的一端與接觸孔402的配置在軟質(zhì)層35上的第三金屬層39的一端分別電性連接。本實(shí)施例中，半導(dǎo)體層31與絕緣層32的外緣圖案一致，第一保護(hù)層44與第二保護(hù)層46的外緣圖案一致。在一實(shí)施例中，至少在一軸向上，半導(dǎo)體層31的范圍可大于第一金屬層33的范圍。第一保護(hù)層44與第二保護(hù)層46可包覆圖案化后的半導(dǎo)體層31、絕緣層32、第一金屬層33以及第四金屬層42 ο
[0095]圖1OC所示為一雙層電容結(jié)構(gòu)201’，其與圖10所示的電容結(jié)構(gòu)201不同。在本實(shí)施例中，一半導(dǎo)體層11形成在襯底10與絕緣層12之間，雙層電容結(jié)構(gòu)201’的第二金屬層18形成在一第一開(kāi)孔16中且與半導(dǎo)體層11電性連接。再者，一實(shí)施例中，在軟質(zhì)層15上，雙層電容結(jié)構(gòu)201’的第二金屬層18的兩端分別電性連接雙層電容結(jié)構(gòu)201’的第五金屬層25的一端以及接觸孔202的第三金屬層19的一端。
[0096]在一實(shí)施例中，電子器件可包括薄膜晶體管、電容、電阻、電感、接觸孔、二極管、存儲(chǔ)器或天線等，各電子元件之間的連接關(guān)系可視需求做調(diào)整，并不以上述方式為限。
[0097]本發(fā)明的實(shí)施例提出通過(guò)使用例如有機(jī)材料的軟質(zhì)層以分隔和包覆晶體管、電容器和/或接觸孔，進(jìn)而達(dá)到應(yīng)力分散的功效。因此，本發(fā)明實(shí)施例的電子器件提供較佳的撓曲特性。此外，根據(jù)本發(fā)明一實(shí)施例的電性結(jié)構(gòu)部分為以無(wú)機(jī)材料制作，可保有較佳的電性。再者，本發(fā)明實(shí)施例的工藝方法所需的光刻工藝次數(shù)較少，可有效節(jié)省制作時(shí)間與成本。
[0098]當(dāng)然，本發(fā)明還可有其他多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
【主權(quán)項(xiàng)】
1.一種電子器件，其包含至少一電子元件，其特征在于，包括: 一襯底； 一半導(dǎo)體層，配置在該襯底上； 一絕緣層，配置在該半導(dǎo)體層上； 一第一金屬層，配置在該絕緣層上，且該第一金屬層與該絕緣層的圖案一致； 一軟質(zhì)層，配置在該襯底上，且包覆該半導(dǎo)體層、該絕緣層與該第一金屬層，其中該軟質(zhì)層的楊氏系數(shù)小于40十億帕斯卡； 至少一第一開(kāi)孔，貫穿該軟質(zhì)層；以及 至少一第二金屬層，配置在該軟質(zhì)層上與該至少一第一開(kāi)孔中，以電性連接該半導(dǎo)體層。2.如權(quán)利要求1所述的電子器件，其特征在于，該半導(dǎo)體層的范圍大于該第一金屬層的范圍。3.如權(quán)利要求1所述的電子器件，其特征在于，更包括一緩沖層，配置在該襯底與該半導(dǎo)體層之間。4.如權(quán)利要求1所述的電子器件，其特征在于，更包括一保護(hù)層，配置在該第一金屬層上，且該保護(hù)層與該第一金屬層的圖案一致，其中該軟質(zhì)層更包覆該保護(hù)層。5.如權(quán)利要求1所述的電子器件，其特征在于，更包括一保護(hù)層，配置在該第一金屬層上，且該保護(hù)層包覆該半導(dǎo)體層、該絕緣層與該第一金屬層，以包覆該至少一電子元件，且該至少一第一開(kāi)孔更貫穿該保護(hù)層。6.如權(quán)利要求5所述的電子器件，其特征在于，更包括一第四金屬層，配置在該保護(hù)層上，且另一保護(hù)層包覆該第四金屬層。7.如權(quán)利要求1所述的電子器件，其特征在于，更包括貫穿該軟質(zhì)層的一第二開(kāi)孔，且一第三金屬層配置在該第二開(kāi)孔中，并電性連接該第一金屬層。8.如權(quán)利要求7所述的電子器件，其特征在于，該些電子元件的其中一個(gè)的位在該軟質(zhì)層的該第二金屬層的其中的一個(gè)，與另一電子元件的位在該軟質(zhì)層的該第三金屬層電性連接。9.如權(quán)利要求8所述的電子器件，其特征在于，更包括一保護(hù)層，配置在該第一金屬層上，其中該第二開(kāi)孔更貫穿該保護(hù)層。10.一種電子器件，其包含至少一電子元件，其特征在于，包括: 一襯底； 一半導(dǎo)體層，配置在該襯底上； 一絕緣層，配置在該半導(dǎo)體層上，且該絕緣層與該半導(dǎo)體層的外緣圖案一致； 一第一金屬層，配置在該絕緣層上； 一軟質(zhì)層，配置在該襯底上，且包覆該半導(dǎo)體層、該絕緣層與該第一金屬層，其中該軟質(zhì)層的楊氏系數(shù)小于40十億帕斯卡； 至少一第一開(kāi)孔，貫穿該軟質(zhì)層與該絕緣層；以及 至少一第二金屬層，配置在該軟質(zhì)層上與該至少一第一開(kāi)孔中，以電性連接該半導(dǎo)體層。11.如權(quán)利要求10所述的電子器件，其特征在于，該半導(dǎo)體層的范圍大于該第一金屬層的范圍。12.如權(quán)利要求10所述的電子器件，其特征在于，更包括一緩沖層，配置在該襯底與該半導(dǎo)體層之間。13.如權(quán)利要求10所述的電子器件，其特征在于，更包括一保護(hù)層，配置在該第一金屬層上，且該保護(hù)層與該第一金屬層的圖案一致。14.如權(quán)利要求10所述的電子器件，其特征在于，更包括一保護(hù)層，配置在該第一金屬層上，且該保護(hù)層包覆該半導(dǎo)體層、該絕緣層與該第一金屬層，以包覆該至少一電子元件，且該至少一第一開(kāi)孔更貫穿該保護(hù)層。15.如權(quán)利要求14所述的電子器件，其特征在于，更包括一第四金屬層，配置在該保護(hù)層上，且另一保護(hù)層包覆該第四金屬層。16.如權(quán)利要求10所述的電子器件，其特征在于，更包括貫穿該軟質(zhì)層的一第二開(kāi)孔，且一第三金屬層配置在該第二開(kāi)孔中，并電性連接該第一金屬層。17.如權(quán)利要求16所述的電子器件，其特征在于，該些電子元件的其中一個(gè)的位在該軟質(zhì)層的該第二金屬層的其中的一個(gè)，與另一電子元件的位在該軟質(zhì)層的該第三金屬層電性連接。18.如權(quán)利要求17所述的電子器件，其特征在于，更包括一保護(hù)層，配置在該第一金屬層上，其中該第二開(kāi)孔更貫穿該保護(hù)層。19.一種電子器件的制法，該電子器件包含至少一電子元件，其特征在于，包括: 在一襯底上形成一半導(dǎo)體層； 在該半導(dǎo)體層上形成一絕緣層； 在該絕緣層上形成一第一金屬層； 進(jìn)行圖案化工藝，使該絕緣層與該第一金屬層以及該半導(dǎo)體層其中的一個(gè)的圖案一致； 在該襯底上形成一軟質(zhì)層，且包覆該半導(dǎo)體層、該絕緣層與該第一金屬層，該軟質(zhì)層的楊氏系數(shù)小于40十億帕斯卡； 形成至少一第一開(kāi)孔，以外露部分該半導(dǎo)體層；以及 在該軟質(zhì)層上與該至少一第一開(kāi)孔中形成至少一第二金屬層，以電性連接該半導(dǎo)體層。20.如權(quán)利要求19所述的電子器件的制法，其特征在于，更包括在該襯底與該半導(dǎo)體層之間形成一緩沖層。21.如權(quán)利要求19所述的電子器件的制法，其特征在于，更包括在該第一金屬層上形成一保護(hù)層，其中進(jìn)行圖案化工藝更包含對(duì)該保護(hù)層進(jìn)行圖案化，使該保護(hù)層與該第一金屬層的圖案一致。22.如權(quán)利要求19所述的電子器件的制法，其特征在于，更包括在該第一金屬層上形成一保護(hù)層，其中該保護(hù)層包覆該半導(dǎo)體層、該絕緣層與該第一金屬層，以包覆該至少一電子元件，且該至少一第一開(kāi)孔更貫穿該保護(hù)層。23.如權(quán)利要求22所述的電子器件的制法，其特征在于，更包括在該保護(hù)層上形成一第四金屬層，且另一保護(hù)層包覆該第四金屬層。24.如權(quán)利要求19所述的電子器件的制法，其特征在于，更包括形成一貫穿該軟質(zhì)層的第二開(kāi)孔，以外露部分該第一金屬層，且在該第二開(kāi)孔中形成一第三金屬層，該第三金屬層電性連接該第一金屬層。25.如權(quán)利要求24所述的電子器件的制法，其特征在于，更包括其中一電子元件的位在該軟質(zhì)層的該第二金屬層的其中的一個(gè)，與另一電子元件的位在該軟質(zhì)層的該第三金屬層電性連接。26.如權(quán)利要求25所述的電子器件的制法，其特征在于，更包括在該第一金屬層上形成一保護(hù)層，其中該第二開(kāi)孔更貫穿該保護(hù)層。
【文檔編號(hào)】H01L27/12GK105845691SQ201510020333
【公開(kāi)日】2016年8月10日
【申請(qǐng)日】2015年1月15日
【發(fā)明人】顏精, 顏精一, 蔡武衛(wèi), 高偉程, 陳韋翰
【申請(qǐng)人】財(cái)團(tuán)法人工業(yè)技術(shù)研究院