半導(dǎo)體裝置的制造方法
【專利摘要】提供了一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括：基底，包括PMOSFET區(qū)和NMOSFET區(qū)；第一柵極結(jié)構(gòu)，沿第一方向延伸并且與PMOSFET區(qū)和NMOSFET區(qū)交叉；柵極接觸件，在第一柵極結(jié)構(gòu)上并且連接到第一柵極結(jié)構(gòu)，柵極接觸件在PMOSFET區(qū)與NMOSFET區(qū)之間，柵極接觸件包括：第一子接觸件，與第一柵極結(jié)構(gòu)的頂表面接觸，第一子接觸件包括沿第一柵極結(jié)構(gòu)的一個(gè)側(cè)壁朝向基底豎直地延伸的豎直延伸部分，第二子接觸件，與第一柵極結(jié)構(gòu)分隔開，第二子接觸件的頂表面位于與第一子接觸件的頂表面的水平面相同的水平面處。
【專利說明】半導(dǎo)體裝置
[0001 ] 于2015年4月I日提交到韓國知識(shí)產(chǎn)權(quán)局的標(biāo)題為“Semiconductor Device andMethod of Manufacturing the Same”(半導(dǎo)體裝置及制造半導(dǎo)體裝置的方法)的第10-2015-0046274號(hào)韓國專利申請通過引用全部包含于此。
技術(shù)領(lǐng)域
[0002]示例實(shí)施例涉及一種半導(dǎo)體裝置和一種制造該半導(dǎo)體裝置的方法，更具體地，涉及一種包括場效應(yīng)晶體管的半導(dǎo)體裝置和一種制造該半導(dǎo)體裝置的方法。
【背景技術(shù)】
[0003]由于半導(dǎo)體裝置的小型、多功能和/或低成本特性，而使半導(dǎo)體裝置作為電子產(chǎn)業(yè)中的重要元件正在備受關(guān)注。半導(dǎo)體裝置可以被劃分為用于存儲(chǔ)邏輯數(shù)據(jù)的存儲(chǔ)裝置、用于處理邏輯數(shù)據(jù)的邏輯裝置與包括存儲(chǔ)元件和邏輯元件兩者的混合裝置。為了滿足對于具有快速和/或低功耗的電子裝置的日益增長的需求，有必要實(shí)現(xiàn)具有高可靠性、高性能和/或多功能的半導(dǎo)體裝置。為了滿足這些技術(shù)要求，正在提高半導(dǎo)體裝置的復(fù)雜性和/或集成度。

【發(fā)明內(nèi)容】

[0004]示例實(shí)施例提供了一種包括具有更加改善的電特性的場效應(yīng)晶體管的半導(dǎo)體裝置。
[0005]其他示例實(shí)施例提供了一種包括具有更加改善的電特性場效應(yīng)晶體管的半導(dǎo)體裝置的制造方法。
[0006]根據(jù)示例實(shí)施例，半導(dǎo)體裝置可以包括:基底，包括PM0SFET區(qū)和匪OSFET區(qū)；第一柵極結(jié)構(gòu)，沿第一方向延伸并且與PM0SFET區(qū)和NM0SFET區(qū)交叉;柵極接觸件，在第一柵極結(jié)構(gòu)上并且連接到第一柵極結(jié)構(gòu)，柵極接觸件在PM0SFET區(qū)與匪OSFET區(qū)之間，柵極接觸件包括第一子接觸件和第二子接觸件，第一子接觸件與第一柵極結(jié)構(gòu)的頂表面接觸，第一子接觸件包括沿第一柵極結(jié)構(gòu)的一個(gè)側(cè)壁朝向基底豎直地延伸的豎直延伸部分，第二子接觸件與第一柵極結(jié)構(gòu)分隔開，第二子接觸件的頂表面位于與第一子接觸件的頂表面的水平面相同的水平面處。
[0007]在示例實(shí)施例中，半導(dǎo)體裝置還可以包括設(shè)置在PM0SFET區(qū)與NM0SFET區(qū)之間的裝置隔離層，柵極接觸件可以設(shè)置在與裝置隔離層交叉的第一柵極結(jié)構(gòu)上。
[0008]在示例實(shí)施例中，豎直延伸部分的底表面可以與裝置隔離層的頂表面接觸。
[0009]在示例實(shí)施例中，基底可以包括有源圖案，有源圖案在PM0SFET區(qū)和匪OSFET區(qū)上沿與第一方向垂直的第二方向延伸。第一柵極結(jié)構(gòu)可以與有源圖案交叉。
[0010]在示例實(shí)施例中，半導(dǎo)體裝置還可以包括限定基底中的有源圖案的第二裝置隔離層。有源圖案的上部可以從第二裝置隔離層突出。
[0011]在示例實(shí)施例中，半導(dǎo)體裝置還可以包括過孔和導(dǎo)電線，過孔設(shè)置在柵極接觸件上，導(dǎo)電線設(shè)置在過孔上以通過過孔和柵極接觸件電連接到第一柵極結(jié)構(gòu)。
[0012]在示例實(shí)施例中，第一子接觸件和第二子接觸件可以具有相同的材料并且相互連接而構(gòu)成單一整體。
[0013]在示例實(shí)施例中，當(dāng)在平面圖中看時(shí)，豎直延伸部分可以與第二子接觸件疊置。
[0014]在示例實(shí)施例中，半導(dǎo)體裝置還可以包括與第一柵極結(jié)構(gòu)直接相鄰的第二柵極結(jié)構(gòu)。當(dāng)在平面圖中看時(shí)，第二子接觸件可以設(shè)置在第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間。
[0015]在示例實(shí)施例中，半導(dǎo)體裝置還可以包括覆蓋第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的頂表面的覆蓋層。豎直延伸部分的底表面可以位于比覆蓋層的底表面的水平面低的水平面處。
[0016]在示例實(shí)施例中，半導(dǎo)體裝置還可以包括源區(qū)/漏區(qū)、導(dǎo)電連接圖案和源極/漏極接觸件，源區(qū)/漏區(qū)設(shè)置在第一柵極結(jié)構(gòu)的兩側(cè)，導(dǎo)電連接圖案設(shè)置在第一柵極結(jié)構(gòu)的兩側(cè)處并連接到源區(qū)/漏區(qū)，源極/漏極接觸件設(shè)置在導(dǎo)電連接圖案上并通過導(dǎo)電連接圖案與源區(qū)/漏區(qū)電連接。第二子接觸件的底表面可以位于與源極/漏極接觸件的底表面的水平面相同的水平面處。
[0017]在示例實(shí)施例中，當(dāng)在沿與第一方向垂直的第二方向的剖視圖中看時(shí)，第二子接觸件可以從第一子接觸件的一個(gè)側(cè)壁突出。
[0018]在示例實(shí)施例中，柵極接觸件的一個(gè)側(cè)壁可以在第一子接觸件與第二子接觸件彼此接觸的邊界處具有階梯式剖面。
[0019]在示例實(shí)施例中，第一子接觸件可以具有第一側(cè)壁，第二子接觸件可以具有與第一側(cè)壁相鄰的第二側(cè)壁。第一子接觸件的第一側(cè)壁和第二子接觸件的第二側(cè)壁可以彼此共面。
[0020]在示例實(shí)施例中，當(dāng)在平面圖中看時(shí)，第一子接觸件可以沿與第一方向垂直的第二方向延伸以穿過第二子接觸件。
[0021]在示例實(shí)施例中，第一子接觸件的豎直延伸部分可以包括形成在其中的空隙。
[0022]在示例實(shí)施例中，半導(dǎo)體裝置還可以包括圍繞柵極接觸件的側(cè)壁和底表面的阻擋層，阻擋層的一部分可以設(shè)置在第一子接觸件和第一柵極結(jié)構(gòu)之間。
[0023]根據(jù)其他示例實(shí)施例，半導(dǎo)體裝置可以包括:基底，包括PM0SFET區(qū)和匪OSFET區(qū)；裝置隔離層，在PM0SFET區(qū)與NM0SFET區(qū)之間；第一柵電極和第二柵電極，與裝置隔離層交叉并且從PM0SFET區(qū)延伸到NM0SFET區(qū)；柵極接觸件，在裝置隔離層上的第一柵電極上并且連接到第一柵電極;過孔，在柵極接觸件上；導(dǎo)電線，設(shè)置在過孔上并且通過過孔和柵極接觸件電連接到第一柵電極。柵極接觸件可以包括第一子接觸件和第二子接觸件，第一子接觸件與第一柵電極接觸，當(dāng)在平面圖中看時(shí)，第二子接觸件可以設(shè)置在第一柵電極與第二柵電極之間。
[0024]在示例實(shí)施例中，基底可以包括形成在PM0SFET區(qū)和匪OSFET區(qū)中的各個(gè)上的有源圖案。第一柵電極和第二柵電極可以相互平行地延伸并與有源圖案交叉。
[0025]在示例實(shí)施例中，第一子接觸件可以包括朝向基底豎直地延伸的豎直延伸部分，豎直延伸部分與第一柵電極的一個(gè)側(cè)壁相鄰。當(dāng)在平面圖中看時(shí)，豎直延伸部分可以與第二子接觸件疊置。
[0026]根據(jù)其他示例實(shí)施例，半導(dǎo)體裝置包括:基底，包括PM0SFET區(qū)和匪OSFET區(qū)；第一柵極結(jié)構(gòu)，沿第一方向延伸并且與PMOSFET區(qū)和NMOSFET區(qū)交叉;柵極接觸件，在第一柵極結(jié)構(gòu)上并且連接到第一柵極結(jié)構(gòu)，柵極接觸件在PM0SFET區(qū)與匪OSFET區(qū)之間，其中，柵極接觸件包括第一子接觸件和第二子接觸件，第一子接觸件與第一柵極結(jié)構(gòu)的頂表面接觸，第一子接觸件包括沿第一柵極結(jié)構(gòu)的一個(gè)側(cè)壁朝向基底豎直地延伸的豎直延伸部分，第二子接觸件從第一子接觸件橫向延伸以與柵極結(jié)構(gòu)具有非疊置關(guān)系，第二子接觸件的頂表面與第一子接觸件的頂表面在同一水平面處。
[0027]第一子接觸件的長度方向和第二子接觸件的長度方向可以相互垂直，第一子接觸件和第二子接觸件限定單一無縫結(jié)構(gòu)。
[0028]豎直延伸部分可以與第二子接觸件疊置，豎直延伸部分從第二子接觸件向基底延伸。
[0029]半導(dǎo)體裝置還可以包括:源區(qū)/漏區(qū)，在第一柵極結(jié)構(gòu)的兩側(cè)處；導(dǎo)電連接圖案，在第一柵極結(jié)構(gòu)的兩側(cè)處，并連接到源區(qū)/漏區(qū);源極/漏極接觸件，在導(dǎo)電連接圖案上并通過導(dǎo)電連接圖案與源區(qū)/漏區(qū)電連接;源極/漏極接觸件的頂表面與第一子接觸件和第二子接觸件的頂表面在同一水平面處。
[0030]第二子接觸件的厚底可以等于源極/漏極接觸件的厚度。
[0031]根據(jù)其他示例實(shí)施例制造半導(dǎo)體裝置的方法包括:在基底中限定PMOSFET區(qū)和NMOSFET區(qū)；形成第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)，第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)相互平行地延伸并與PMOSFET區(qū)和NMOSFET區(qū)交叉;形成層間絕緣層以覆蓋第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu);對層間絕緣層進(jìn)行圖案化以形成第一子接觸孔，其中，當(dāng)在平面圖中看時(shí)，第一子接觸孔位于PMOSFET區(qū)和NMOSFET區(qū)之間并且位于第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)之間；對層間絕緣層進(jìn)行圖案化以形成暴露第一柵極結(jié)構(gòu)的頂表面的第二子接觸孔;第一子接觸孔和第二子接觸孔彼此連接以形成單一連接孔;通過填充連接孔形成柵極接觸件，其中，第二子接觸孔包括朝向基底豎直地延伸并且暴露第一柵極結(jié)構(gòu)的一個(gè)側(cè)壁的豎直延伸孔，其中，當(dāng)在平面圖中看時(shí)，豎直延伸部分與第一子接觸件疊置。
[0032]方法還可以包括:在PMOSFET區(qū)和匪OSFET區(qū)的位于多個(gè)柵電極中的每個(gè)的兩側(cè)處的部分中形成源區(qū)/漏區(qū)；在第一柵極結(jié)構(gòu)的兩側(cè)處形成導(dǎo)電連接圖案以連接到源區(qū)/漏區(qū)；對層間絕緣層進(jìn)行圖案化以形成暴露導(dǎo)電連接圖案的頂表面中的至少一個(gè)的源極/漏極接觸孔，其中，源極/漏極接觸孔與第一子接觸孔同時(shí)形成。
【附圖說明】
[0033]通過參照附圖詳細(xì)地描述示例性實(shí)施例，對于本領(lǐng)域的普通技術(shù)人員而言，特征將變得明顯，在附圖中:
[0034]圖1示出根據(jù)示例實(shí)施例的半導(dǎo)體裝置的平面圖；
[0035]圖2示出根據(jù)示例實(shí)施例的半導(dǎo)體裝置的平面圖；
[0036]圖3A和圖3B分別示出沿圖2的線A-A'和線B-B'截取的剖視圖；
[0037]圖3C、圖3D和圖3E示出圖3A中的區(qū)域“M”的其他示例的剖視圖；
[0038]圖4、圖6和圖8示出根據(jù)示例實(shí)施例的制造半導(dǎo)體裝置的方法的平面圖；
[0039]圖5A、圖7A和圖9A分別示出沿圖4、圖6和圖8的線A-A'截取的剖視圖；
[0040]圖5B、圖7B和圖9B分別示出沿圖4、圖6和圖8的線B-Bl取的剖視圖；[0041 ]圖10示出根據(jù)其他示例實(shí)施例的半導(dǎo)體裝置的平面圖；
[0042]圖11示出根據(jù)示例實(shí)施例的包括半導(dǎo)體裝置的電子系統(tǒng)的示例的示意性框圖；
[0043]圖12示出包括根據(jù)示例實(shí)施例的半導(dǎo)體裝置的電子裝置的框圖；
[0044]圖13示出根據(jù)示例實(shí)施例的SRAM單元的電路圖；
[0045]圖14至圖16示出根據(jù)實(shí)施例的包括半導(dǎo)體裝置的多媒體裝置的透視圖。
【具體實(shí)施方式】
[0046]現(xiàn)在在下文中將參照示出有示例實(shí)施例的附圖更充分地描述示例實(shí)施例。然而，示例實(shí)施例可以以許多不同的形式來實(shí)現(xiàn)，并且不應(yīng)該被解釋為受限于這里闡述的這些示例實(shí)施例;相反，提供這些示例實(shí)施例使得本公開將是徹底的和完整的，并且這些示例實(shí)施例將向本領(lǐng)域的技術(shù)人員充分地傳達(dá)示例性實(shí)施方式的概念。在附圖中，為了清晰起見會(huì)夸大層和區(qū)域的厚度。在附圖中，同樣的附圖標(biāo)號(hào)指示同樣的元件，因此將省略對它們的描述。
[0047]將理解地是，當(dāng)元件被稱作“連接”或“結(jié)合”到另一元件時(shí)，該元件可以直接連接或直接結(jié)合到所述另一元件，或者可以存在中間元件。應(yīng)該以同樣的方式例如，“在……之間”與“直接在……之間”、“相鄰”與“直接相鄰”、“在……上”與“直接在……上”)解釋用于描述元件或?qū)又g的關(guān)系的其他詞語(。如在這里使用的，術(shù)語“和/或”包括一個(gè)或多個(gè)相關(guān)所列項(xiàng)目的任意組合和所有組合。
[0048]還將理解地是，盡管在這里可使用術(shù)語“第一”、“第二”等來描述各種元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)受這些術(shù)語限制。這些術(shù)語僅用來將一個(gè)元件、組件、區(qū)域、層或部分與另一元件、組件、區(qū)域、層或部分區(qū)分開。因此，在不脫離示例實(shí)施例的教導(dǎo)的情況下，下面討論的第一元件、組件、區(qū)域、層或部分可以被命名為第二元件、組件、區(qū)域、層或部分。
[0049]為了易于描述，這里可使用諸如“在……之下”、“在……下方”、“下面的”、“在……
上方”和“上面的”等的空間相對術(shù)語來描述如圖中所示的一個(gè)元件或特征與另一個(gè)元件或特征的關(guān)系。將理解的是，除了附圖中描繪的方位之外，空間相對術(shù)語還意在包含裝置在使用或操作中的不同方位。例如，如果附圖中的裝置被翻轉(zhuǎn)，則描述為在其他元件或特征“下方”或“之下”的元件將隨后被定位為“在”其他元件或特征“上方”。因此，示例性術(shù)語“在……下方”可包括“在……上方”和“在……下方”兩種方位。此外，所述裝置可被另外定位(例如，旋轉(zhuǎn)90度或者在其他方位)，并因此相應(yīng)地解釋這里使用的空間相對描述符。
[0050]這里使用的術(shù)語僅出于描述具體實(shí)施例的目的并不意圖對示例實(shí)施例進(jìn)行限制。如這里使用的，除非上下文另外明確指明，否則單數(shù)形式“一個(gè)(種、者)”和“所述(該)”也意圖包括復(fù)數(shù)形式。還將理解地是，當(dāng)這里使用術(shù)語“包括”和/或“包含”及其變型時(shí)，說明存在所陳述的特征、整體、步驟、操作、元件和/或組件，但不排除存在或添加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組。
[0051 ]在此參照作為示例實(shí)施例的理想化的實(shí)施例(和中間結(jié)構(gòu))的示意圖的剖視圖來描述示例實(shí)施例。這樣，預(yù)計(jì)會(huì)出現(xiàn)例如由制造技術(shù)和/或公差引起的示出的形狀的變化。因此，示例實(shí)施例不應(yīng)該被理解為受限于在此示出的區(qū)域的具體形狀，而是將包括例如由制造導(dǎo)致的形狀上的偏差。因此，附圖中示出的區(qū)域?qū)嶋H上是示意性的，它們的形狀不意圖示出裝置的區(qū)域的實(shí)際形狀，而且它們的形狀不意圖限制示例實(shí)施例的范圍。
[0052]根據(jù)這里描述的各種實(shí)施例的裝置和形成裝置的方法可以實(shí)現(xiàn)在諸如集成電路的微電子裝置中，其中，根據(jù)這里描述的各種實(shí)施例的多個(gè)裝置集成在同一微電子裝置中。因此，這里示出的(多個(gè))剖視圖可以在微電子裝置中沿兩個(gè)不同的方向重復(fù)，這兩個(gè)方向不必正交。因此，實(shí)現(xiàn)根據(jù)這里描述的各種實(shí)施例的裝置的微電子裝置的平面圖可以包括基于微電子裝置的功能呈陣列和/或呈二維圖案形式的多個(gè)裝置。
[0053]根據(jù)這里描述的各種實(shí)施例的裝置可以根據(jù)微電子裝置的功能散置在其他裝置之中。而且，根據(jù)這里描述的各種實(shí)施例的微電子裝置可以沿與所述兩個(gè)不同的方向正交的第三方向重復(fù)，以提供三維集成電路。
[0054]因此，這里示出的(多個(gè))剖視圖為根據(jù)這里描述的各種實(shí)施例的多個(gè)裝置提供支持，其中，所述多個(gè)裝置在平面圖中沿著兩個(gè)不同的方向延伸，和/或在透視圖中沿著三個(gè)不同的方向延伸。例如，當(dāng)裝置/結(jié)構(gòu)的剖視圖中示出單個(gè)有源區(qū)時(shí)，裝置/結(jié)構(gòu)可以包括如通過該裝置/結(jié)構(gòu)的平面圖示出的多個(gè)有源區(qū)和位于所述多個(gè)有源區(qū)上的晶體管結(jié)構(gòu)(或存儲(chǔ)單元結(jié)構(gòu)、柵極結(jié)構(gòu)等，在適當(dāng)?shù)那闆r下)。
[0055]除非另有定義，否則這里使用的所有術(shù)語(包括技術(shù)術(shù)語和科學(xué)術(shù)語)具有與本領(lǐng)域的技術(shù)人員通常理解的相同含義。還將理解的是，除非這里明確這樣定義，否則術(shù)語(例如，在通用的字典中定義的術(shù)語)應(yīng)該被解釋為具有與相關(guān)領(lǐng)域的環(huán)境中它們的意思一致的意思，而將不以理想的或過于形式化的含義來解釋。
[0056]圖1是示出根據(jù)示例實(shí)施例的半導(dǎo)體裝置的平面圖。
[0057]參照圖1，根據(jù)示例實(shí)施例的半導(dǎo)體裝置可以包括設(shè)置在基底100上的多個(gè)邏輯單元，例如，第一邏輯單元至第四邏輯單元Cl、C2、C3和C4 O邏輯單元Cl、C2、C3和C4中的每個(gè)可以包括多個(gè)晶體管。例如，半導(dǎo)體裝置可以包括第一邏輯單元Cl、在第一方向Dl上與第一邏輯單元Cl分隔開的第二邏輯單元C2、在垂直于第一方向Dl的第二方向D2上與第一邏輯單元Cl分隔開的第三邏輯單元C3以及在第二方向D2上與第二邏輯單元C2分隔開的第四邏輯單元C4。第一方向Dl和第二方向D2可以平行于基底100的頂表面。邏輯單元C1、C2、C3和C4中的每個(gè)可以包括通過第一裝置隔離層STl彼此分開的有源區(qū)。邏輯單元C1、C2、C3和C4中的每個(gè)可以包括通過第一裝置隔離層STl彼此分開的PMOSFET區(qū)PR與NMOSFET區(qū)NR。
[0058]例如，PMOSFET區(qū)PR與匪OSFET區(qū)NR可以在第一方向Dl上彼此分隔開。第一邏輯單元Cl的PMOSFET區(qū)PR可以在第一方向Dl上與第二邏輯單元C2的PMOSFET區(qū)PR相鄰。在下面的描述中，邏輯單元可以被稱作被構(gòu)造為執(zhí)行邏輯操作的單元。邏輯單元的數(shù)量可以自附圖中示出的數(shù)量而不同地改變。
[0059]圖2是圖1中的半導(dǎo)體裝置的一部分(例如，第一邏輯單元Cl)的放大的平面圖。圖3A和圖3B是沿圖2的線A-A'和線B-B'截取的剖視圖。圖3C、圖3D和圖3E是示出圖3A的區(qū)域“M”的其他示例的剖視圖。在下文中，將參照圖1的第一邏輯單元Cl描述示例實(shí)施例，而其他邏輯單元可以與第一邏輯單元Cl基本相同或相似。
[0060]參照圖2、圖3A和圖3B，第一裝置隔離層STl可以設(shè)置在基底100上以限定PMOSFET區(qū)PR與NMOSFET區(qū)NR。此外，第一邏輯單元Cl可以通過第一裝置隔離層STl與相鄰的邏輯單元C2、C3和C4分開。第一裝置隔離層STl可以形成在基底100的上部中。例如，基底100可以是硅基底、鍺基底或SOI (絕緣體上硅)基底。[0061 ] PMOSFET區(qū)PR與匪OSFET區(qū)NR可以利用設(shè)置在PMOSFET區(qū)PR與匪OSFET區(qū)NR之間的第一裝置隔離層STl在與基底100的頂表面平行的第一方向Dl上彼此分隔開(圖3B)。在示例實(shí)施例中，盡管PMOSFET區(qū)PR與NMOSFET區(qū)NR中的每個(gè)可以示出為附圖中的單一連續(xù)區(qū)域，但是PMOSFET區(qū)PR與NMOSFET區(qū)NR中的每個(gè)可以形成為包括通過第一裝置隔離層STl彼此分隔開的多個(gè)區(qū)域。
[0062]沿與第一方向Dl垂直的第二方向D2延伸的多個(gè)有源圖案FN可以設(shè)置在PMOSFET區(qū)PR與NMOSFET區(qū)NR上。有源圖案FN可以沿第一方向Dl布置，例如，彼此分隔開。第二裝置隔離層ST2可以設(shè)置在每個(gè)有源圖案FN的兩側(cè)處而沿第二方向D2延伸(圖3B)。在示例實(shí)施例中，每個(gè)有源圖案FN可以包括鰭形部分。例如，鰭形部分可以位于第二裝置隔離層ST2之間并且可以相對于第二裝置隔離層ST2的頂表面向上突出。
[0063]雖然分別設(shè)置在圖2中的PMOSFET區(qū)PR與匪OSFET區(qū)NR上的有源圖案FN的數(shù)量是三個(gè)，但是示例實(shí)施例不限于此。第一裝置隔離層STl和第二裝置隔離層ST2可以相互連接以形成單一連續(xù)絕緣層。例如，第一裝置隔離層STl例如沿第三方向D3的厚度可以比第二裝置隔離層ST2例如沿第三方向D3的厚度厚。例如，第二裝置隔離層ST2和第一裝置隔離層STl可以通過單獨(dú)的工藝形成。在另一示例中，第一裝置隔離層STl和第二裝置隔離層ST2可以同時(shí)形成并且可以具有基本相同的厚度。第一裝置隔離層STl和第二裝置隔離層ST2可以形成在基底100的上部中。例如，第一裝置隔離層STl和第二裝置隔離層ST2可以包括氧化硅層。
[0064]如圖2中示出的，柵極結(jié)構(gòu)Gl至G6可以設(shè)置成與有源圖案FN交叉并且沿方向Dl延伸。柵極結(jié)構(gòu)Gl至G6可以在第二方向D2上彼此分隔開。柵極結(jié)構(gòu)Gl至G6中的每個(gè)可以與PMOSFET區(qū)PR、第一裝置隔離層STl和NMOSFET區(qū)NR交叉。
[0065]如圖3A中示出的，柵極結(jié)構(gòu)GI至G6中的每個(gè)可以包括柵電極GE、設(shè)置在柵電極GE下方和柵電極GE的相對的側(cè)壁上的柵極絕緣圖案GI和設(shè)置在柵極絕緣圖案GI的相對的側(cè)壁上的柵極間隔件GS。第一層間絕緣層110可以設(shè)置成填充在柵極結(jié)構(gòu)Gl至G6之間。覆蓋層GP可以覆蓋第一層間絕緣層110與柵電極GE的頂表面。例如，可以在第二柵極結(jié)構(gòu)G2、第四柵極結(jié)構(gòu)G4和第五柵極結(jié)構(gòu)G5中的每個(gè)上部分地去除覆蓋層GP。此外，第二柵極結(jié)構(gòu)G2、第四柵極結(jié)構(gòu)G4和第五柵極結(jié)構(gòu)G5中的每個(gè)的柵極間隔件GS中的一些可以比其他柵極結(jié)構(gòu)G1、G3和G6的柵極間隔件GS薄。第二至第五層間絕緣層115、120、130、和140可以順序地堆疊在覆蓋層GP上。第一蝕刻停止層ESl可以設(shè)置在第二層間絕緣層115與第三層間絕緣層120之間。第二蝕刻停止層ES2可以設(shè)置在第三層間絕緣層120與第四層間絕緣層130之間。第三蝕刻停止層ES3可以設(shè)置在第四層間絕緣層130與第五層間絕緣層140之間。
[0066]柵電極GE可以包括摻雜的半導(dǎo)體、金屬和導(dǎo)電金屬氮化物中的至少一種。柵極絕緣圖案GI可以包括氧化硅層、氮氧化硅層和介電常數(shù)比氧化硅層的介電常數(shù)大的高k介電層中的至少一個(gè)。覆蓋層GP和柵極間隔件GS中的每個(gè)可以包括氧化硅層、氮化硅層和氮氧化硅層中的至少一個(gè)。第一至第五層間絕緣層110、115、120、130和140可以包括氧化硅層或氮氧化硅層。第一至第三蝕刻停止層ES1、ES2和ES3可以包括碳氮化硅層或氮化硅層。
[0067]源區(qū)/漏區(qū)SD可以設(shè)置在位于柵極結(jié)構(gòu)Gl至G6中的每個(gè)的兩側(cè)處的有源圖案FN的部分中。如圖3B中示出的，源區(qū)/漏區(qū)SD可以局部地形成在有源圖案FN中。然而，實(shí)施例不限于此，例如，源區(qū)/漏區(qū)SD可以延伸到在第二裝置隔離層ST2之間的基底100的上部中。PMOSFET區(qū)PR中的源區(qū)/漏區(qū)SD可以是P型雜質(zhì)區(qū)，匪OSFET區(qū)NR中的源區(qū)/漏區(qū)SD可以是η型雜質(zhì)區(qū)。鰭形部分可以設(shè)置在柵極結(jié)構(gòu)Gl至G6中的每個(gè)的下方并且可以與柵極結(jié)構(gòu)Gl至G6中的每個(gè)疊置。鰭形部分的一部分可以用作溝道區(qū)。例如，溝道區(qū)可以與鰭形部分的與柵極結(jié)構(gòu)疊置的區(qū)域?qū)?yīng)。
[0068]在示例實(shí)施例中，導(dǎo)電連接圖案TS可以設(shè)置在柵極結(jié)構(gòu)Gl至G6中的每個(gè)的兩側(cè)處。在PMOSFET區(qū)PR中，在第一方向Dl上通過設(shè)置在源區(qū)/漏區(qū)SD之間的第二裝置隔離層ST2彼此分隔開的源區(qū)/漏區(qū)SD可以通過導(dǎo)電連接圖案TS彼此電連接。即，導(dǎo)電連接圖案TS可以設(shè)置為覆蓋其下方的有源圖案FN并且將在第一方向Dl上彼此分隔開的源區(qū)/漏區(qū)SD彼此連接。導(dǎo)電連接圖案TS可以與源區(qū)/漏區(qū)SD直接接觸。導(dǎo)電連接圖案TS可以由金屬硅化物材料中的至少一種形成或者包括金屬硅化物材料中的至少一種。例如，導(dǎo)電連接圖案TS可以包括硅化鈦、硅化鉭和硅化鎢中的至少一種。導(dǎo)電連接圖案TS還可以包括金屬層。例如，金屬層可以包括鈦、鉭和鎢中的至少一種。例如，導(dǎo)電連接圖案TS可以包括金屬硅化物層和金屬硅化物層上的金屬層。
[0069]在NMOSFET區(qū)NR中，源區(qū)/漏區(qū)SD也可以以相似的方式通過導(dǎo)電連接圖案TS彼此連接。即，在第一方向Dl上通過設(shè)置在源區(qū)/漏區(qū)SD之間的第二裝置隔離層ST2彼此分隔開的源區(qū)/漏區(qū)SD可以通過導(dǎo)電連接圖案TS彼此連接。導(dǎo)電連接圖案TS可以設(shè)置在第一層間絕緣層110與第二層間絕緣層115中。
[0070]源極/漏極接觸件SDC可以設(shè)置在導(dǎo)電連接圖案TS上。例如，當(dāng)在平面圖中看時(shí)，源極/漏極接觸件SDC可以設(shè)置在柵極結(jié)構(gòu)Gl至G6中的每個(gè)的兩側(cè)處。每個(gè)源極/漏極接觸件SDC可以呈沿第一方向延伸的棒狀，并且可以覆蓋導(dǎo)電連接圖案TS的頂表面。雖然附圖中未示出，源極/漏極接觸件SDC中的一些可以在第一裝置隔離層STl上方延伸以將PMOSFET區(qū)PR的源區(qū)/漏區(qū)SD連接到匪OSFET區(qū)NR的源區(qū)/漏區(qū)SD。阻擋層BM可以圍繞源極/漏極接觸件SDC的側(cè)壁和底表面。
[0071]源極/漏極接觸件SDC可以包括例如摻雜的半導(dǎo)體、金屬和導(dǎo)電金屬氮化物中的至少一種。導(dǎo)電連接圖案TS可以包括與源極/漏極接觸件SDC的材料不同的材料。
[0072]第一邏輯單元Cl可以包括設(shè)置在PMOSFET區(qū)PR外側(cè)的第一布線PWl和設(shè)置在NMOSFET區(qū)NR外側(cè)的第二布線PW2。例如，PMOSFET區(qū)PR上的第一布線PWl可以用作傳輸漏電壓(Vdd)或電源電壓的通路。例如，NMOSFET區(qū)NR上的第二布線PW2可以用作傳輸源電壓(Vss)或接地電壓的通路。
[0073]第一布線PWl和第二布線PW2可以沿第二方向D2延伸并且可以被在第二方向D2上彼此相鄰的邏輯單元所共享(圖1至圖2)。例如，第一布線PWl可以被第一邏輯單元Cl和第三邏輯單元C3共享。此外，第一布線PWl可以被第一邏輯單元Cl的PMOSFET區(qū)PR與第二邏輯單元C2的PMOSFET區(qū)PR共享。
[0074]在一些示例實(shí)施例中，第四過孔V4可以設(shè)置為與PMOSFET區(qū)PR中的第三柵極結(jié)構(gòu)G3與第四柵極結(jié)構(gòu)G4之間的源極/漏極接觸件SDC接觸。因此，第三柵極結(jié)構(gòu)G3與第四柵極結(jié)構(gòu)G4之間的源區(qū)/漏區(qū)SD可以通過導(dǎo)電連接圖案TS、源極/漏極接觸件SDC和第四過孔V4電連接到第一布線PWl。相似地，NMOSFET區(qū)NR中的源區(qū)/漏區(qū)SD可以通過第五過孔V5電連接到第二布線PW2。
[0075]根據(jù)示例實(shí)施例，第一柵極接觸件GCl至第三柵極接觸件GC3可以分別設(shè)置在第二柵極結(jié)構(gòu)G2、第四柵極結(jié)構(gòu)G4和第五柵極結(jié)構(gòu)G5上。阻擋層BM可以設(shè)置成圍繞第一柵極接觸件GCl至第三柵極接觸件GC3的側(cè)壁和底表面，例如，圖3A中的圍繞第一柵極接觸件GCl至第三柵極接觸件GC3的底面和側(cè)面的黑色實(shí)線。第一柵極接觸件GCl至第三柵極接觸件GC3的頂表面可以不用阻擋層BM來覆蓋。阻擋層BM中的一些可以設(shè)置在第一柵極接觸件GCl至第三柵極接觸件GC3與第二柵極結(jié)構(gòu)G2、第四柵極結(jié)構(gòu)G4和第五柵極結(jié)構(gòu)G5之間。阻擋層可以包括鈦/氮化鈦(Ti/TiN)。因此，阻擋層BM可以防止在第一柵極接觸件GCl至第三柵極接觸件GC3與第二柵極結(jié)構(gòu)G2、第四柵極結(jié)構(gòu)G4和第五柵極結(jié)構(gòu)G5之間金屬擴(kuò)散。
[0076]在下面的描述中，將詳細(xì)地描述第一柵極接觸件GCl。第一柵極接觸件GCl可以包括第一子接觸件CB和第二子接觸件CA。第一子接觸件CB可以與第二柵極結(jié)構(gòu)G2的柵電極GE的頂表面接觸(例如，直接接觸)，例如，第一子接觸件CB可以通過稍后將要描述的阻擋層BM與柵電極GE的頂表面接觸。第二子接觸件CA可以與柵電極GE分隔開。
[0077]第一子接觸件CB和第二子接觸件CA可以包括基本相同的材料并且可以彼此直接連接以構(gòu)成設(shè)置成單一(例如，并且無縫)的整體的第一柵極接觸件GC1。第一子接觸件CB和第二子接觸件CA的長度方向可以相互垂直。第一子接觸件CB和第二子接觸件CA可以包括例如，摻雜的半導(dǎo)體、金屬和導(dǎo)電金屬氮化物中的至少一種。例如，第一子接觸件CB和第二子接觸件CA可以包括與源極/漏極接觸件SDC相同的材料。
[0078]第二子接觸件CA可以設(shè)置在第三層間絕緣層120中。因此，如圖3A中示出的，第二子接觸件CA的至少頂表面可以與第三層間絕緣層120的頂表面基本共面，例如，第二子接觸件CA的底表面可以與第一蝕刻停止層ESl的底表面基本共面。另外，第二子接觸件CA的頂表面和底表面可以分別與源極/漏極接觸件SDC的頂表面和底表面基本位于相同的水平面處。
[0079]當(dāng)在平面圖中看時(shí)，第二子接觸件CA可以設(shè)置在第一柵極結(jié)構(gòu)Gl與第二柵極結(jié)構(gòu)G2之間。第二子接觸件CA可以靠近兩個(gè)柵極結(jié)構(gòu)(例如，Gl和G2)中的一個(gè)(例如，G2)設(shè)置。例如，如圖2中示出的，第一柵極結(jié)構(gòu)Gl與第二子接觸件CA之間的距離可以是第一距離LI，第二柵極結(jié)構(gòu)G2與第二子接觸件CA之間的距離可以是第二距離L2。第二距離L2可以小于第一距離LI。在另一個(gè)示例中，第二子接觸件CA可以定位成與第二柵極結(jié)構(gòu)G2相比更靠近第一柵極結(jié)構(gòu)Gl，但是不限于此。第二子接觸件CA可以呈沿第一方向Dl延伸的棒狀。
[0080]如圖3A中示出的，第一子接觸件CB可以包括沿第二柵極結(jié)構(gòu)G2的一個(gè)側(cè)壁朝基底100豎直延伸的豎直延伸部分VP。例如，豎直延伸部分VP的底表面可以例如通過阻擋層BM，與第一裝置隔離層STl的頂表面接觸。在另一個(gè)示例中，豎直延伸部分VP的底表面可以位于比第一裝置隔離層STl的頂表面高的水平面處，但是不限于此。豎直延伸部分VP可以是在第一子接觸件CB和第二子接觸件CA形成時(shí)通過二次蝕刻工藝形成的部分，稍后將要描述第一子接觸件CB和第二子接觸件CA的形成。因此，當(dāng)在平面圖中看時(shí)，豎直延伸部分VP可以與第二子接觸件CA疊置。
[0081]在其他實(shí)施例中，通過去除豎直延伸部分VP與柵電極GE之間的柵極間隔件GS和柵極絕緣圖案GI，豎直延伸部分VP可以與柵電極GE直接接觸。因此，可以通過擴(kuò)大第一柵極接觸件GCl與柵電極GE之間的接觸面積來減小接觸電阻。
[0082]在另外其他實(shí)施例中，參照圖3C，第一子接觸件CB還可以包括形成在豎直延伸部分VP中的空隙AG?？障禔G可以通過在第一子接觸件CB中形成豎直延伸部分VP時(shí)由于很小的寬度W3造成的不充分地沉積導(dǎo)電材料而產(chǎn)生。
[0083]在另外其他實(shí)施例中，參照圖3D，第一子接觸件CB可以具有與柵電極GE的側(cè)壁基本共面的側(cè)壁。即，第一子接觸件CB的第三側(cè)壁SW3(即，與第二子接觸件CA相對的側(cè)壁)可以與柵電極GE的第五側(cè)壁SW5基本共面，柵電極GE的第五側(cè)壁SW5與柵電極的與豎直延伸部分VP相鄰的第四側(cè)壁SW4相對。在這種情況下，第三側(cè)壁SW3不能在第五側(cè)壁SW5之外進(jìn)一步投影。即，如附圖中示出的，第三側(cè)壁SW3和第五側(cè)壁SW5可以彼此對齊?？蛇x擇地是，第三側(cè)壁SW3可以設(shè)置在第四側(cè)壁SW4與第五側(cè)壁SW5之間的區(qū)域上方。
[0084]在其他實(shí)施例中，參照圖3E，豎直延伸部分VP的底表面可以與第一裝置隔離層STl的頂表面分隔開。即，相對于基底100，豎直延伸部分VP的底表面可以位于比第一裝置隔離層STl的頂表面高的水平面處。第一層間絕緣層110和柵極間隔件GS可以設(shè)置在豎直延伸部分VP與柵電極GE之間。
[0085]返回參照圖3A，第一柵極接觸件GCl的一個(gè)側(cè)壁可以在第一子接觸件CB與第二子接觸件CA彼此接觸處的邊界IF處具有階梯式剖面。即，當(dāng)在沿第二方向D2的剖視圖中看時(shí)，第二子接觸件CA可以從第一子接觸件CB的一個(gè)側(cè)壁突出。這是因?yàn)榈诙咏佑|件CA可以布置成相對于第一子接觸件CB沿與第二方向D2相對的方向偏置。
[0086]返回參照圖3A，當(dāng)在沿第二方向D2的剖視圖中看時(shí)，第一柵極接觸件GCl的上部、中部和下部可以分別具有第一寬度W1、第二寬度W2和第三寬度W3。第一柵極接觸件GCl的中部可以位于第二子接觸件CA的底表面與柵電極GE的頂表面之間。第一柵極接觸件GCl的下部可以是豎直延伸部分VP。第二寬度可以小于第一寬度Wl，第三寬度W3可以小于第二寬度W2。當(dāng)在沿第二方向D2的剖視圖中看時(shí)，第一柵極接觸件GCl的寬度可以從上部到下部逐漸減小。
[0087]參照圖2，第一導(dǎo)電線CBLl可以設(shè)置在第一柵極接觸件GCl上。第一過孔Vl可以設(shè)置在第一柵極接觸件GCl與第一導(dǎo)電線CBLl之間。第一過孔Vl可以設(shè)置在第一柵極接觸件GCl上。第一導(dǎo)電線CBLl可以通過第一過孔Vl和第一柵極接觸件GCl電連接到柵電極GE以將信號(hào)施加到柵電極GE。當(dāng)在沿第一方向Dl的剖視圖中看時(shí)，第一導(dǎo)電線CBL1、第一過孔Vl與第一柵極接觸件GCl之間的連接結(jié)構(gòu)可以與圖3B中的第二導(dǎo)電線CBL2、第二過孔V2與第二柵極接觸件GC2的連接結(jié)構(gòu)相似。
[0088]具體地，第四層間絕緣層130和第五層間絕緣層140可以順序地堆疊在第三層間絕緣層120上(圖3A)。例如以與圖3B中的第二過孔V2和第二導(dǎo)電線CBL2相似的方式，第一過孔Vl可以設(shè)置在第四層間絕緣層130中，第一導(dǎo)電線CBLl可以設(shè)置在第五層間絕緣層140中。第二子接觸件CA可以形成在與源極/漏極接觸件SDC相同的水平面處，第一柵極接觸件GCl可以例如通過豎直延伸部分VP從第一子接觸件CB延伸到第一裝置隔離層STl。當(dāng)在平面圖中看時(shí)，第一過孔Vl可以穩(wěn)定地形成在延伸的第一柵極接觸件GCl上，例如，第一過孔Vl可以形成在豎直延伸部分VP上方的第二子接觸件CA上。因此，可以通過在第一柵極接觸件GCl上形成第一過孔Vl時(shí)防止未對齊并確保工藝余量(process margin)來提高半導(dǎo)體裝置的可靠性。即，第二子接觸件CA可以用作設(shè)置第一過孔Vl的墊。此外，由于第一柵極接觸件GCl的大的平面區(qū)域，第一柵極接觸件GCl與第一過孔Vl可以在其間具有大的接觸面積。因此，可以實(shí)現(xiàn)具有小電阻的半導(dǎo)體裝置。
[0089]第一柵極接觸件GCl的上述結(jié)構(gòu)可以是第一柵極接觸件GCl的各種結(jié)構(gòu)的示例，這可以基于示例實(shí)施例實(shí)現(xiàn)。在下面的描述中，將詳細(xì)地描述與另一個(gè)示例對應(yīng)的第二柵極接觸件GC2。
[0090]參照圖3A至圖3B，第二柵極接觸件GC2可以包括第一子接觸件CB和第二子接觸件CA。與第一柵極接觸件GCl不同，在第二柵極接觸件GC2中，第二子接觸件CA的一個(gè)側(cè)壁與第一子接觸件CB的一個(gè)側(cè)壁可以彼此對齊。即，第一子接觸件CB可以具有第一側(cè)壁SWl，第二子接觸件CA可以具有與第一側(cè)壁SWl相鄰的第二側(cè)壁SW2。第一側(cè)壁SWl和第二側(cè)壁SW2可以相互共面。當(dāng)在平面中看時(shí)，第二子接觸件CA可以設(shè)置第三柵極結(jié)構(gòu)G3與第四柵極結(jié)構(gòu)G4之間。第二子接觸件CA可以比第三柵極結(jié)構(gòu)G3靠近第四柵極結(jié)構(gòu)G4。
[0091]參照圖3B，當(dāng)在沿第一方向Dl的剖視圖中看時(shí)，第二柵極接觸件GC2的上部和下部可以分別具有第四寬度W4和第五寬度W5。第二柵極接觸件GC2的上部可以是第二子接觸件CA。第二柵極接觸件GC2的下部可以是第一子接觸件CB的豎直延伸部分VP。第五寬度W5可以小于第四寬度W4。即，當(dāng)在沿第一方向Dl的剖視圖中看時(shí)，第二柵極接觸件GC2可以具有T形部分。雖然僅在此示出第二柵極接觸件GC2，但是第一柵極接觸件GCl和第三柵極接觸件GC3也可以具有相似的剖面結(jié)構(gòu)。
[0092]第二導(dǎo)電線CBL2可以設(shè)置在第二柵極接觸件GC2上。第二過孔V2可以設(shè)置在第二柵極接觸件GC2與第二導(dǎo)電線CBL2之間。詳細(xì)地，第二過孔V2可以設(shè)置在第二柵極接觸件GC2上。第二子接觸件CA可以作為用于第二過孔V2的布置的墊。
[0093]返回參照圖2和圖3A，第三柵極接觸件GC3可以包括第一子接觸件CB和第二子接觸件CA。與第一柵極接觸件GCl不同，當(dāng)在平面圖中看時(shí)，第三柵極接觸件GC3的第一子接觸件CB可以沿第二方向D2延伸以穿透第二子接觸件CA。即，當(dāng)在沿第二方向D2的剖視圖中看時(shí)，第二子接觸件CA可以被第一子接觸件CB環(huán)繞。當(dāng)在平面圖中看時(shí)，第二子接觸件CA可以位于第五柵極結(jié)構(gòu)G5和第六柵極結(jié)構(gòu)G6之間。具體地，第二子接觸件CA可以被定位成比第六柵極結(jié)構(gòu)G6靠近第五柵極結(jié)構(gòu)G5。
[0094]第三導(dǎo)電線CBL3可以設(shè)置在第三柵極接觸件GC3上。第三過孔V3可以設(shè)置在第三柵極接觸件GC3與第三導(dǎo)電線CBL3之間。詳細(xì)地，第三過孔V3可以設(shè)置在第三柵極接觸件GC3上。第二子接觸件CA可以作為用于第三過孔V3的布置的墊。
[0095]圖4、圖6和圖8是示出根據(jù)示例實(shí)施例的制造半導(dǎo)體裝置的方法的平面圖。圖5A、圖7A和圖9A是分別沿圖4、圖6和圖8的線A-A ’截取的剖視圖。圖5B、圖7B和圖9B是分別沿圖
4、圖6和圖8的線B-B'截取的剖視圖。
[0096]參照圖4、圖5A和圖5B，第一裝置隔離層STl可以形成在基底100上以限定PMOSFET區(qū)PR與NMOSFET區(qū)NR。第二裝置隔離層ST2可以形成為限定PMOSFET區(qū)PR與NMOSFET區(qū)NR中的每個(gè)上的多個(gè)有源圖案FN。第二裝置隔離層ST2中的每個(gè)可以沿第二方向延伸?；?00可以包括，例如，硅基底、鍺基底或絕緣體上硅(SOI)基底。第一裝置隔離層STl和第二裝置隔離層ST2可以通過淺槽隔離(STI)工藝形成并且可以包括，例如，氧化硅層。
[0097]第一裝置隔離層STl和第二裝置隔離層ST2可以具有沿與第三方向D3相反的方向的深度。第三方向D3可以與第一方向Dl、第二方向D2和基底100的頂表面垂直。例如，第二裝置隔離層ST2的深度可以小于第一裝置隔離層STl的深度。在這種情況下，第二裝置隔離層ST2可以通過與第一裝置隔離層STl的工藝分開的工藝來形成。作為另一示例，第二裝置隔離層ST2可以與第一裝置隔離層STl同時(shí)形成并且可以具有與第一裝置隔離層STl的深度基本相同的深度。
[0098]有源圖案FN可以包括鰭形部分，鰭形部分設(shè)置在第二裝置隔離層ST2之間以具有相對第二裝置隔離層ST2的頂表面突出的頂表面。有源圖案FN可以沿第二方向D2延伸。
[0099]柵極結(jié)構(gòu)Gl至G6可以形成在基底100上，以與有源圖案FN交叉并沿第一方向Dl延伸。柵極結(jié)構(gòu)Gl至G6可以在第二方向D2上彼此分隔開。柵極結(jié)構(gòu)Gl至G6的形成步驟可以包括:形成犧牲柵極圖案，在犧牲柵極圖案的兩側(cè)處形成柵極間隔件GS，用柵極絕緣圖案GI和柵電極GE替代犧牲柵極圖案。
[0100]柵極絕緣圖案GI可以包括，例如，氧化硅層、氮氧化硅層和介電常數(shù)比氧化硅層的介電常數(shù)高的高k介電層中的至少一個(gè)。柵電極GE可以包括，例如，摻雜的半導(dǎo)體、金屬和導(dǎo)電金屬氮化物中的至少一種。柵極間隔件GS可以包括，例如，氧化硅層、氮化硅層和氮氧化娃層中的至少一個(gè)。
[0101]可以對設(shè)置有柵極結(jié)構(gòu)Gl至G6的所得到的結(jié)構(gòu)執(zhí)行離子注入工藝以在有源圖案FN上形成源區(qū)/漏區(qū)SD。源區(qū)/漏區(qū)SD可以形成在位于柵極結(jié)構(gòu)Gl至G6中的每個(gè)的兩側(cè)處的有源圖案FN的部分中。位于柵極結(jié)構(gòu)Gl至G6的下方且與柵極結(jié)構(gòu)Gl至G6疊置的有源圖案的鰭形部分可以不包括源區(qū)/漏區(qū)SD JM0SFET區(qū)PR的源區(qū)/漏區(qū)SD可以通過注入P型雜質(zhì)來形成，NMOSFET區(qū)NR的源區(qū)/漏區(qū)SD可以通過注入N型雜質(zhì)來形成。
[0102]第一層間絕緣層110可以形成在基底上以覆蓋源區(qū)/漏區(qū)SD并填充柵極結(jié)構(gòu)Gl至G6之間的間隙。覆蓋層GP可以形成在第一層間絕緣層110上以覆蓋柵電極GE的頂表面。覆蓋層GP可以包括，例如，氧化硅層、氮化硅層和氮氧化硅層中的至少一個(gè)。第二層間絕緣層115可以形成在覆蓋層GP上。第一層間絕緣層110和第二層間絕緣層115可以包括，例如，氧化硅層和氮氧化硅層中的至少一個(gè)。
[0103]可以穿過第一層間絕緣層110、第二層間絕緣層115和覆蓋層GP形成導(dǎo)電連接圖案TS，并且導(dǎo)電連接圖案TS可以連接到源區(qū)/漏區(qū)SD。導(dǎo)電連接圖案TS的形成步驟可以包括:形成凹陷區(qū)以穿過第一層間絕緣層110、第二層間絕緣層115和覆蓋層GP并且以暴露在柵極結(jié)構(gòu)Gl至G6的兩側(cè)處的源區(qū)/漏區(qū)SD，形成導(dǎo)電材料層以填充凹陷區(qū)，隨后對導(dǎo)電材料層進(jìn)行平坦化直到暴露第二層間絕緣層115。另外，在用導(dǎo)電材料填充凹陷區(qū)之前，阻擋層可以形成在凹陷區(qū)中。阻擋層可以包括鈦/氮化鈦(Ti/TiN)。
[0104]導(dǎo)電連接圖案TS可以包括，例如，金屬硅化物材料中的至少一種。例如，導(dǎo)電連接圖案TS可以包括，例如，硅化鈦、硅化鉭和硅化鎢中的至少一種。導(dǎo)電連接圖案TS還可以包括金屬層。金屬層可以包括，例如，鈦、鉭和鎢中的至少一種。例如，導(dǎo)電連接圖案TS可以包括，例如，金屬硅化物層和金屬硅化物層上的金屬層。
[0105]在PMOSFET區(qū)PR中，導(dǎo)電連接圖案TS中的每個(gè)可以形成為將在第一方向Dl上彼此分隔開的源區(qū)/漏區(qū)SD彼此連接，其中，第二裝置隔離層ST2位于彼此分隔開的源區(qū)/IfgSD之間。在匪OSFET區(qū)NR中，源區(qū)/漏區(qū)SD可以以相同的方式通過導(dǎo)電連接圖案TS彼此連接。SP，在NMOSFET區(qū)NR中，導(dǎo)電連接圖案TS中的每個(gè)可以形成為連接在第一方向Dl上彼此分隔開的源區(qū)/漏區(qū)SD，其中，第二裝置隔離層ST2位于彼此分隔開的源區(qū)/漏區(qū)SD之間。導(dǎo)電連接圖案TS可以形成為具有位于比柵極結(jié)構(gòu)Gl至G6的頂表面高的水平面處的頂表面。
[0106]參照圖6、圖7A和圖7B，可以在設(shè)置有導(dǎo)電連接圖案TS的所得到的結(jié)構(gòu)上順序地堆疊第一蝕刻停止層ESl和第三層間絕緣層120。第一蝕刻停止層ESl可以包括，例如，碳氮化硅層，第三層間絕緣層120可以包括，例如，氧化硅層或氮氧化硅層。第一蝕刻停止層ESl可以防止導(dǎo)電連接圖案TS中的金屬原子擴(kuò)散到導(dǎo)電連接圖案TS上的層中。
[0107]可以利用第一光掩模(未示出)通過同時(shí)對第一蝕刻停止層ESl和第三層間絕緣層120進(jìn)行圖案化來形成第二子接觸孔CAH和源極/漏極接觸孔SDH。即，可以通過光刻工藝同時(shí)形成第二子接觸孔CAH和源極/漏極接觸孔SDH?？梢詧?zhí)行對第一蝕刻停止層ESl和第三層間絕緣層120的圖案化直到暴露第二層間絕緣層115和導(dǎo)電連接圖案TS的頂表面。
[0108]在示例實(shí)施例中，當(dāng)在平面圖中看時(shí)，第二子接觸孔CAH可以分別形成在第一柵極結(jié)構(gòu)Gl與第二柵極結(jié)構(gòu)G2之間、第三柵極結(jié)構(gòu)G3與第四柵極結(jié)構(gòu)G4之間以及第五柵極結(jié)構(gòu)G5與第六柵極結(jié)構(gòu)G6之間。源極/漏極接觸孔SDH可以暴露位于柵極結(jié)構(gòu)Gl至G6中的每個(gè)的兩側(cè)處的導(dǎo)電連接圖案TS。
[0109]此外，第二子接觸孔CAH可以形成在PMOSFET區(qū)PR與匪OSFET區(qū)NR之間的第一裝置隔離層STl上。當(dāng)在平面圖中看時(shí)，第二子接觸孔CAH可以呈類棒狀形。源極/漏極接觸孔SDH可以呈沿導(dǎo)電連接圖案TS的頂表面的在第一方向Dl上延伸的棒狀形。
[0110]參照圖8、圖9A和圖9B，掩模層150可以形成在第三層間絕緣層120上以填充第二子接觸孔CAH和源極/漏極接觸孔SDH。掩模層150可以包括，例如，自旋硬掩模(S0H)材料。
[0111]可以通過利用第二光掩模(未示出)對掩模層150進(jìn)行圖案化來形成第一子接觸孔CBH。第二光掩?？梢耘c上述第一光掩模不同。即，可以通過第二光刻工藝形成第一子接觸孔CBH?？梢栽趯ρ谀?50進(jìn)行圖案化期間，對第二至第三層間絕緣層110、115和120、覆蓋層GP和第一蝕刻停止層ESl —起進(jìn)行圖案化。可以執(zhí)行掩模層150的圖案化以暴露第二柵極結(jié)構(gòu)G2、第四柵極結(jié)構(gòu)G4和第五柵極結(jié)構(gòu)G5的柵電極GE的頂表面(圖9A)。
[0112]另外，在對掩模層150進(jìn)行圖案化期間，可以去除第二柵極結(jié)構(gòu)G2、第四柵極結(jié)構(gòu)G4和第五柵極結(jié)構(gòu)G5的覆蓋層GP。通過形成后面描述的豎直延伸孔VH的工藝，可以對第二柵極結(jié)構(gòu)G2、第四柵極結(jié)構(gòu)G4和第五柵極結(jié)構(gòu)G5的柵極間隔件GS進(jìn)行部分地蝕刻。
[0113]第一子接觸孔CBH可以形成在PMOSFET區(qū)PR與匪OSFET區(qū)NR之間的第一裝置隔離層STl上。此外，第一子接觸孔CBH可以連接到第二子接觸孔CAH。即，第一連接孔CHl、第二連接孔CH2和第三連接孔CH3可以分別形成在第二柵極結(jié)構(gòu)G2、第四柵極結(jié)構(gòu)G4和第五柵極結(jié)構(gòu)G5上。
[0114]第一連接孔CHl、第二連接孔CH2和第三連接孔CH3中的每個(gè)可以包括第一子接觸孔CBH和第二子接觸孔CAH。第二子接觸孔CAH可以包括豎直延伸孔VH以暴露第二柵極結(jié)構(gòu)G2的一個(gè)側(cè)壁。豎直延伸孔VH可以暴露第一裝置隔離層STl的頂表面中的一些。
[0115]具體地，第一子接觸孔CBH可以形成為與第二子接觸孔CAH的一部分疊置。這樣，在形成第一子接觸孔CBH期間，可以對第二子接觸孔CAH進(jìn)行進(jìn)一步蝕刻，例如，二次蝕刻。換而言之，第一層間絕緣層110的在第一子接觸孔CBH與第二子接觸孔CAH的疊置的區(qū)域下方的區(qū)域可以沿第二柵極結(jié)構(gòu)G2的一個(gè)側(cè)壁進(jìn)行過蝕刻以形成豎直延伸孔VH。當(dāng)在平面圖中看時(shí)，豎直延伸孔VH可以與第二子接觸孔CAH疊置。
[0116]返回參照圖2、圖3A和圖3B，可以去除掩模層150?？梢岳没一に嚭?或剝離工藝來執(zhí)行掩模層150的去除。接下來，阻擋層BM和導(dǎo)電層可以形成在第三層間絕緣層120上以填充第一連接孔CHl至第三連接孔CH3和源極/漏極接觸孔SDH。阻擋層BM可以包括，例如，鈦/氮化鈦(Ti/TiN)。導(dǎo)電層可以包括，例如，摻雜的半導(dǎo)體、金屬和導(dǎo)電金屬氮化物中的至少一種?？梢詫?dǎo)電層和阻擋層BM進(jìn)行平坦化以暴露第三層間絕緣層120，從而第一柵極接觸件GCl至第三柵極接觸件GC3和源極/漏極接觸件SDC可以分別形成在第一連接孔CHl至第三連接孔CH3和源極/漏極接觸孔SDH中。第一柵極接觸件GCl至第三柵極接觸件GC3中的每個(gè)可以包括連接而構(gòu)成單一整體的第一子接觸件CB和第二子接觸件CA。每個(gè)阻擋層BM可以圍繞第一柵極接觸件GCl至第三柵極接觸件GC3中的每個(gè)。每個(gè)阻擋層BM的一部分可以設(shè)置在第一柵極接觸件GCl至第三柵極接觸件GC3中的各個(gè)柵極接觸件與第二柵極結(jié)構(gòu)G2、第四柵極結(jié)構(gòu)G4和第五柵極結(jié)構(gòu)G5中的各個(gè)柵極結(jié)構(gòu)之間
[0117]接下來，可以在第三層間絕緣層120上順序地形成第二蝕刻停止層ES2、第四層間絕緣層130、第三蝕刻停止層ES3和第五層間絕緣層140以覆蓋第一柵極接觸件GCl至第三柵極接觸件GC3和源極/漏極接觸件SDC。過孔Vl至V5可以形成為穿過第四層間絕緣層130。導(dǎo)電線CBLl至CBL3與布線PWl和PW2可以形成在第五層間絕緣層140中。
[0118]第一過孔Vl至第三過孔V3可以分別形成在第一柵極接觸件GCl至第三柵極接觸件GC3上。第一柵極接觸件GCl至第三柵極接觸件GC3中的每個(gè)可以包括與源極/漏極接觸件SDC—起形成的第二子接觸件CA。因?yàn)榈诙咏佑|件CA用于進(jìn)一步放大第一柵極接觸件GCl至第三柵極接觸件GC3的區(qū)域，所以第二子接觸件CA可以防止第一過孔Vl至第三過孔V3的未對齊。因此，能夠確保用于形成第一過孔Vl至第三過孔V3的工藝余量。此外，由于第一柵極接觸件GCl至第三柵極接觸件GC3的大的平面區(qū)域，第一柵極接觸件GCl至第三柵極接觸件GC3與第一過孔Vl至第三過孔V3可以在其間具有大的接觸面積。因此，可以實(shí)現(xiàn)具有低電阻和高可靠性的半導(dǎo)體裝置。
[0119]圖10是示出根據(jù)其他示例實(shí)施例的半導(dǎo)體裝置的平面圖。在下面的描述中，可以通過相似或相同的附圖標(biāo)號(hào)來指示前面參照圖2、圖3A和圖3B描述的元件，而不用重復(fù)和重疊地對它們進(jìn)行描述。圖3A和圖3B可以與圖1O的A-A'和B-B'的線對應(yīng)。
[0120]參照圖10，當(dāng)在平面圖中看時(shí)，第一柵極接觸件GCl的第二子接觸件CA設(shè)置在第一柵極結(jié)構(gòu)Gl與第二柵極結(jié)構(gòu)G2之間。與參照圖2的描述不同，第二子接觸件CA可以設(shè)置在兩個(gè)柵極結(jié)構(gòu)(例如，GI和G2)的中心區(qū)域處。例如，第一柵極結(jié)構(gòu)GI與第二子接觸件CA之間的距離可以是第一距離LI，第二柵極結(jié)構(gòu)G2與第二子接觸件CA之間的距離可以是第二距離L2。第一距離LI和第二距離L2可以基本相等。第二柵極接觸件GC2的第二子接觸件CA也可以設(shè)置在第三柵極結(jié)構(gòu)G3與第四柵極結(jié)構(gòu)G4之間的中心區(qū)域處，第三柵極接觸件GC3的第二子接觸件CA也可以設(shè)置在第五柵極結(jié)構(gòu)G5與第六柵極結(jié)構(gòu)G6之間的中心區(qū)域處。
[0121]圖11是示出包括根據(jù)示例實(shí)施例的半導(dǎo)體裝置的電子系統(tǒng)的示例的示意性框圖。
[0122]參照圖11，根據(jù)示例實(shí)施例的電子系統(tǒng)1100可以包括控制器1110、輸入/輸出(I/O)單元(I/O裝置)1120、存儲(chǔ)裝置1130、接口單元(接口)1140和數(shù)據(jù)總線1150?？刂破?110、I/O單元1120、存儲(chǔ)裝置1130和接口單元1140中的至少兩個(gè)可以通過數(shù)據(jù)總線1150來相互通信。數(shù)據(jù)總線1150可以與通過其傳輸電信號(hào)的路徑對應(yīng)。
[0123]控制器1110可以包括微處理器、數(shù)據(jù)信號(hào)處理器、微控制器和其他相似邏輯裝置中的至少一個(gè)。I/O單元1120可以包括小鍵盤、鍵盤或顯示單元。存儲(chǔ)裝置1130可以存儲(chǔ)數(shù)據(jù)和/或命令。存儲(chǔ)裝置1130可以包括非易失性存儲(chǔ)裝置，例如，閃存裝置、相變存儲(chǔ)裝置和/或磁存儲(chǔ)裝置。此外，存儲(chǔ)裝置還可以包括易失性存儲(chǔ)裝置。在這種情況下，存儲(chǔ)裝置1130可以包括具有根據(jù)示例實(shí)施例的半導(dǎo)體裝置的SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)裝置。接口單元1140可以將電數(shù)據(jù)傳送到通信網(wǎng)絡(luò)或者可以從通信網(wǎng)絡(luò)接收電數(shù)據(jù)。可以以無線或有線的方式操作接口單元1140。例如，接口單元1140可以包括用于無線通信的天線或者用于無線和/或有線通信的收發(fā)器。雖然附圖中未示出，但是電子系統(tǒng)1100還可以包括用作用于改善控制器1110的操作的高速緩沖存儲(chǔ)器的快速DRAM裝置和/或快速SRAM裝置。根據(jù)示例實(shí)施例的半導(dǎo)體裝置可以設(shè)置為控制器1110和/或I/O單元1120的一部分。
[0124]圖12是示出包括根據(jù)示例實(shí)施例的半導(dǎo)體裝置的電子裝置的構(gòu)造的框圖。
[0125]參照圖12，電子裝置1200可以包括半導(dǎo)體芯片1210。半導(dǎo)體芯片1210可以包括處理器1211、嵌入式存儲(chǔ)器1213、高速緩沖存儲(chǔ)器1215。
[0126]處理器1211可以包括一個(gè)或更多個(gè)處理器核Cl至Cn。所述一個(gè)或更多個(gè)處理器核Cl至Cn可以處理數(shù)據(jù)和信號(hào)。處理器核Cl至Cn可以包括根據(jù)實(shí)施例的半導(dǎo)體裝置和例如(例如，圖1中的)多個(gè)邏輯單元。
[0127]電子裝置1200可以利用正在處理的數(shù)據(jù)和信號(hào)來執(zhí)行特定功能。處理器1211可以是應(yīng)用處理器。
[0128]嵌入式存儲(chǔ)器1213可以與處理器1211交換第一數(shù)據(jù)DAT1。第一數(shù)據(jù)DATl可以是由一個(gè)或更多個(gè)處理器核Cl至Cn正在處理的或?qū)⒁惶幚淼臄?shù)據(jù)。嵌入式存儲(chǔ)器1213可以管理第一數(shù)據(jù)DAT1。例如，嵌入式存儲(chǔ)器1213可以緩沖第一數(shù)據(jù)DAT1。即，嵌入式存儲(chǔ)器1213可以用作處理器1211的緩沖器存儲(chǔ)器或工作存儲(chǔ)器。
[0129]根據(jù)實(shí)施例，電子裝置1200可以應(yīng)用于可穿戴裝置。
[0130]嵌入式存儲(chǔ)器1213可以是SRAM(靜態(tài)隨機(jī)存取存儲(chǔ)器)ARAM可以以比DRAM(動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器)的運(yùn)行速度快的速度操作。當(dāng)SRAM嵌入在半導(dǎo)體芯片1210中時(shí)，電子裝置WOO可以具有小尺寸并且可以高速操作。SRAM可以包括根據(jù)實(shí)施例的半導(dǎo)體裝置。
[0131]具有一個(gè)或更多個(gè)處理器核Cl至Cn的高速緩沖存儲(chǔ)器1215可以安裝在半導(dǎo)體芯片1210上。高速緩沖存儲(chǔ)器1215可以存儲(chǔ)緩存數(shù)據(jù)DATc。緩存數(shù)據(jù)DATc可以是利用一個(gè)或更多個(gè)處理器核Cl至Cn的數(shù)據(jù)。高速緩沖存儲(chǔ)器1215可以包括具有根據(jù)實(shí)施例的半導(dǎo)體裝置的SRAM。
[0132]為了易于理解，在圖12中，高速緩沖存儲(chǔ)器1215示出為單獨(dú)的組件。但是處理器1211可以被構(gòu)造成包括高速緩沖存儲(chǔ)器1215。圖12是不受限制的。
[0133]處理器1211、嵌入式存儲(chǔ)器1213和高速緩沖存儲(chǔ)器1215可以基于各種接口協(xié)議來傳送數(shù)據(jù)。例如，處理器1211、嵌入式存儲(chǔ)器1213和高速緩沖存儲(chǔ)器1215可以基于USB(通用串行總線)、SCSI(小型計(jì)算機(jī)系統(tǒng)接口)、PCI(外圍組件互連)表達(dá)、ATA(高級技術(shù)附件)，PATA(并行ATA)、SATA(串行ATA)、SAS (串行SCSI )、IDE (集成驅(qū)動(dòng)電路)和UFS(通用閃存)中的至少一種來傳送數(shù)據(jù)。
[0134]圖13是根據(jù)示例實(shí)施例的SRAM單元的電路圖。SRAM單元可以應(yīng)用到圖12中示出的嵌入式存儲(chǔ)器1213和/或高速緩沖存儲(chǔ)器1215。
[0135]參照圖13，SRAM單元可以包括第一上拉晶體管TU1、第一下拉晶體管TD1、第二上拉晶體管TU2、第二下拉晶體管TD2、第一存取晶體管TAl和第二存取晶體管TA2。第一上拉晶體管TUl和第二上拉晶體管TU2可以是PMOS晶體管，第一下拉晶體管TDl和第二下拉晶體管TD2可以是NMOS晶體管。
[0136]第一上拉晶體管TUl的第一源極/漏極和第一下拉晶體管TDl的第一源極/漏極可以連接到第一節(jié)點(diǎn)NI。第一上拉晶體管TUl的第二源極/漏極可以連接到電源線Vcc，第一下拉晶體管TDl的第二源極/漏極可以連接到接地線Vss。第一上拉晶體管TUl的柵極和第一下拉晶體管TDl的柵極可以相互電連接。因此，第一上拉晶體管TUl和第一下拉晶體管TDl可以構(gòu)成第一反相器。相互連接的第一上拉晶體管TUl的柵極和第一下拉晶體管TDl的柵極可以對應(yīng)于第一反相器的輸入，第一節(jié)點(diǎn)可以對應(yīng)于第一反相器的輸出。
[0137]第二上拉晶體管TU2的第一源極/漏極和第二下拉晶體管TD2的第一源極/漏極可以連接到第二節(jié)點(diǎn)N2。第二上拉晶體管TU2的第二源極/漏極可以連接到電源線Vcc，第二下拉晶體管TD2的第二源極/漏極可以連接到接地線Vss。第二上拉晶體管TU2的柵極和第二下拉晶體管TD2的柵極可以相互電連接。因此，第二上拉晶體管TU2和第二下拉晶體管TD2可以構(gòu)成第二反相器。相互連接的第二上拉晶體管TU2的柵極和第二下拉晶體管TD2的柵極可以對應(yīng)于第二反相器的輸入。第二節(jié)點(diǎn)可以對應(yīng)于第二反相器的輸出。
[0138]相互結(jié)合的第一反相器和第二反相器可以構(gòu)成鎖定結(jié)構(gòu)。即，第一上拉晶體管TUl的柵極和第一下拉晶體管TDl的柵極可以電連接到第二節(jié)點(diǎn)N2，第二上拉晶體管TU2的柵極和第二下拉晶體管TD2的柵極可以電連接到第一節(jié)點(diǎn)NI。第一存取晶體管TAl的第一源極/漏極可以連接到第一節(jié)點(diǎn)NI，第一存取晶體管TAl的第二源極/漏極可以連接到第一位線BLl。第二存取晶體管TA2的第一源極/漏極可以連接到第二節(jié)點(diǎn)N2，第二存取晶體管TA2的第二源極/漏極可以連接到第二位線BL2。第一存取晶體管TAl和第二存取晶體管TA2的柵極可以連接到字線WL。因此，可以實(shí)現(xiàn)根據(jù)實(shí)施例的SRAM單元。
[0139]圖14至圖16是示出包括根據(jù)實(shí)施例的半導(dǎo)體裝置的多媒體裝置的透視圖。圖11的電子系統(tǒng)1100和/或圖12的電子裝置1200可以應(yīng)用于圖14中示出的移動(dòng)電話或智能電話2000，可以應(yīng)用于圖15中示出的平板或智能平板3000，以及可以應(yīng)用于圖16中示出的筆記本計(jì)算機(jī)4000。
[0140]已經(jīng)在此公開了示例實(shí)施例，雖然采用了特定術(shù)語，但是它們僅以通用的描述性意義來使用并將被理解，而不是出于限制性的目的。在某些情況下，對于本領(lǐng)域的普通技術(shù)人員將顯而易見的是，正如本申請自提交之時(shí)起，除非另外明確地指出，否則結(jié)合特定實(shí)施例描述的特征、特性和/或元件可以單獨(dú)使用或者與結(jié)合其他實(shí)施例描述的特征、特性和/或元件組合使用。因此，本領(lǐng)域的技術(shù)人員將理解的是，在不脫離如權(quán)利要求所闡述的本發(fā)明的精神和范圍的情況下，可以做出形式和細(xì)節(jié)上的各種改變。
【主權(quán)項(xiàng)】
1.一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括: 基底，包括P型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)和N型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)；第一柵極結(jié)構(gòu)，沿第一方向延伸并且與P型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)和N型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)交叉;以及 柵極接觸件，在第一柵極結(jié)構(gòu)上并且連接到第一柵極結(jié)構(gòu)，柵極接觸件在P型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)與N型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)之間， 其中，柵極接觸件包括: 第一子接觸件，與第一柵極結(jié)構(gòu)的頂表面接觸，第一子接觸件包括沿第一柵極結(jié)構(gòu)的一個(gè)側(cè)壁朝向基底豎直地延伸的豎直延伸部分， 第二子接觸件，與第一柵極結(jié)構(gòu)分隔開，第二子接觸件的頂表面位于與第一子接觸件的頂表面的水平面相同的水平面處。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置還包括在P型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)與N型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)之間的裝置隔離層，柵極接觸件在與裝置隔離層交叉的第一柵極結(jié)構(gòu)上。3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中，豎直延伸部分的底表面與裝置隔離層的頂表面接觸。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中， 基底包括有源圖案，有源圖案在P型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)和N型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)上沿與第一方向垂直的第二方向延伸， 第一柵極結(jié)構(gòu)與有源圖案交叉。5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置還包括限定基底中的有源圖案的第二裝置隔離層，有源圖案的上部從第二裝置隔離層突出。6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置還包括: 過孔，在柵極接觸件上； 導(dǎo)電線，在過孔上并且通過過孔和柵極接觸件電連接到第一柵極結(jié)構(gòu)。7.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，第一子接觸件和第二子接觸件包括相同的材料并且相互連接而構(gòu)成單一整體。8.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，當(dāng)在平面圖中看時(shí)，豎直延伸部分與第二子接觸件疊置。9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置還包括與第一柵極結(jié)構(gòu)相鄰的第二柵極結(jié)構(gòu)，當(dāng)在平面圖中看時(shí)，第二子接觸件在第一柵極結(jié)構(gòu)與第二柵極結(jié)構(gòu)之間。10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置還包括覆蓋第一柵極結(jié)構(gòu)和第二柵極結(jié)構(gòu)的頂表面的覆蓋層，豎直延伸部分的底表面在比覆蓋層的底表面的水平面低的水平面處。11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置還包括: 源區(qū)/漏區(qū)，在第一柵極結(jié)構(gòu)的兩側(cè)； 導(dǎo)電連接圖案，在第一柵極結(jié)構(gòu)的兩側(cè)處，并連接到源區(qū)/漏區(qū)； 源極/漏極接觸件，在導(dǎo)電連接圖案上并通過導(dǎo)電連接圖案與源區(qū)/漏區(qū)電連接， 其中，第二子接觸件的底表面位于與源極/漏極接觸件的底表面的水平面相同的水平面處。12.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，當(dāng)在沿與第一方向垂直的第二方向的剖視圖中看時(shí)，第二子接觸件從第一子接觸件的一個(gè)側(cè)壁突出。13.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，柵極接觸件的一個(gè)側(cè)壁在第一子接觸件與第二子接觸件彼此接觸的邊界處具有階梯式剖面。14.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中: 第一子接觸件具有第一側(cè)壁， 第二子接觸件具有與第一側(cè)壁相鄰的第二側(cè)壁，第一子接觸件的第一側(cè)壁和第二子接觸件的第二側(cè)壁彼此共面。15.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，當(dāng)在平面圖中看時(shí)，第一子接觸件沿與第一方向垂直的第二方向延伸以穿過第二子接觸件。16.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，第一子接觸件的豎直延伸部分包括空隙。17.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置還包括圍繞柵極接觸件的側(cè)壁和底表面的阻擋層，阻擋層的一部分在第一子接觸件和第一柵極結(jié)構(gòu)之間。18.一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括: 基底，包括P型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)和N型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)； 裝置隔離層，在P型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)與N型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)之間； 第一柵電極和第二柵電極，與裝置隔離層交叉并且從P型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)延伸到N型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)； 柵極接觸件，在裝置隔離層上的第一柵電極上并且連接到第一柵電極，柵極接觸件包括: 第一子接觸件，與第一柵電極接觸，以及 第二子接觸件，當(dāng)在平面圖中看時(shí)，在第一柵電極與第二柵電極之間， 過孔，在柵極接觸件上；以及 導(dǎo)電線，在過孔上并且通過過孔和柵極接觸件電連接到第一柵電極。19.根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置，其中，基底包括在P型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)和N型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)中的各個(gè)上的有源圖案，第一柵電極和第二柵電極彼此平行地延伸并與有源圖案交叉。20.根據(jù)權(quán)利要求18所述的半導(dǎo)體裝置，其中: 第一子接觸件包括朝向基底豎直地延伸的豎直延伸部分，豎直延伸部分與第一柵電極的一個(gè)側(cè)壁相鄰， 當(dāng)在平面圖中看時(shí)，豎直延伸部分與第二子接觸件疊置。21.一種半導(dǎo)體裝置，所述半導(dǎo)體裝置包括: 基底，包括P型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)和N型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)；第一柵極結(jié)構(gòu)，沿第一方向延伸并且與P型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)和N型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)交叉； 柵極接觸件，在第一柵極結(jié)構(gòu)上并且連接到第一柵極結(jié)構(gòu)，柵極接觸件在P型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)與N型金屬氧化物半導(dǎo)體場效應(yīng)管區(qū)之間， 其中，柵極接觸件包括: 第一子接觸件，與第一柵極結(jié)構(gòu)的頂表面接觸，第一子接觸件包括沿第一柵極結(jié)構(gòu)的一個(gè)側(cè)壁朝向基底豎直地延伸的豎直延伸部分，以及 第二子接觸件，從第一子接觸件側(cè)向延伸以與柵極結(jié)構(gòu)具有非疊置關(guān)系，第二子接觸件的頂表面與第一子接觸件的頂表面在同一水平面處。22.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，其中，第一子接觸件的長度方向和第二子接觸件的長度方向相互垂直，第一子接觸件和第二子接觸件限定單一無縫結(jié)構(gòu)。23.根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置，其中，豎直延伸部分與第二子接觸件疊置，豎直延伸部分從第二子接觸件向基底延伸。24.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，所述半導(dǎo)體裝置還包括: 源區(qū)/漏區(qū)，在第一柵極結(jié)構(gòu)的兩側(cè)處； 導(dǎo)電連接圖案，在第一柵極結(jié)構(gòu)的兩側(cè)處，并連接到源區(qū)/漏區(qū)； 源極/漏極接觸件，在導(dǎo)電連接圖案上并通過導(dǎo)電連接圖案與源區(qū)/漏區(qū)電連接， 其中，源極/漏極接觸件的頂表面與第一子接觸件和第二子接觸件的頂表面在同一水平面處。25.根據(jù)權(quán)利要求24所述的半導(dǎo)體裝置，其中，第二子接觸件的厚度等于源極/漏極接觸件的厚度。
【文檔編號(hào)】H01L21/8238GK106057807SQ201610130372
【公開日】2016年10月26日
【申請日】2016年3月8日 公開號(hào)201610130372.5, CN 106057807 A, CN 106057807A, CN 201610130372, CN-A-106057807, CN106057807 A, CN106057807A, CN201610130372, CN201610130372.5
【發(fā)明人】尹彰燮, 尹廣燮, 尹鍾密, 李炯宗
【申請人】三星電子株式會(huì)社