一種集成肖特基二極管的SiC溝槽型MOSFET器件的制作方法
【專利摘要】本實用新型提供一種集成肖特基二極管的SiC溝槽型MOSFET器件，所述器件包括：1)溝槽型MOSFET：N+襯底及其上的N?漂移層，所述N?漂移層包含彼此隔離的有N+源區(qū)的P阱；所述P阱外側的U型溝道，所述U型溝道表面有氧化層，其內(nèi)有柵極；所述柵極及部分N+源區(qū)上為隔離層；正面為源極及背面為漏極；2)肖特基二極管：所述N?漂移層內(nèi)的所述P阱間的N?漂移層與所述源極金屬形成的肖特基接觸。本實用新型通過在溝槽型SiCMOSFET中引入肖特基二極管，在器件工作時，起續(xù)流二極管的作用，提高了電路工作的效率與可靠性，降低了電路制作成本。
【專利說明】
一種集成肖特基二極管的S i C溝槽型MOSFET器件
技術領域
[0001]本實用新型涉及一種半導體器件，具體涉及一種集成肖特基二極管的SiC溝槽型MOSFET 器件。
【背景技術】
[0002]碳化硅(SiC)是繼第一代半導體材料硅、鍺和第二帶半導體材料砷化鎵、磷化銦后發(fā)展起來的第三代半導體材料，碳化硅材料的寬禁帶是硅和砷化鎵的2?3倍，使得半導體器件能在相當高的溫度下(500°C以上)工作且具有發(fā)射藍光的能力；其高擊穿電場比硅和砷化鎵均要高一個數(shù)量級，決定了半導體器件的高壓、大功率性能;其高的飽和電子漂移速度和低介電常數(shù)決定了器件的高頻、高速工作性能;碳化硅的導熱率是硅的3.3倍，砷化鎵的10倍，意味著其導熱性能好，可以大大提高電路的集成度，減少冷卻散熱系統(tǒng)，從而減少整機的體積。因此隨著碳化硅材料和器件工藝的不斷完善，部分Si領域被碳化硅所替代指日可待。碳化硅具有寬帶隙、高臨界擊穿場強、高的熱導率、高的電子飽和飄逸速率等特點，特別適合大功率、高電壓電力電子器件，因此成為當前電力電子領域的研究熱點。
[0003]SiC基功率器件的理論最高工作電壓范圍大于10kV，高于硅基絕緣柵雙極型晶體管(IGBT)器件的工作電壓;作為單極性器件，其開關速度快于雙極型的硅基IGBT，所需外延層更是由于SiC十倍于硅基的臨界擊穿電場而減小，因此被視為替代硅基IGBT器件的理想選擇。
[0004]對于可控開關型的電力電子器件如:IGBT、金屬氧化層半導體場效應晶體管(MOSFET)等，其在應用時，往往與二極管反并聯(lián)以在電路中起續(xù)流作用，如附圖1所示的功率IGBT與二極管反并聯(lián)的電路示意圖。硅基IGBT—般是將反并聯(lián)的二極管同時封裝成為功率模塊，而硅基MOSFET則由于P阱與漂移區(qū)自然形成了反并聯(lián)二極管，因此不需額外增加二極管來并聯(lián)封裝。
[0005]SiC基MOSFET雖然也具有自然形成的反并聯(lián)二極管，但是由于SiC的禁帶寬度高，其PN結二極管的開啟電壓高，達到3V左右，當使用SiC MOSFET內(nèi)部的反并聯(lián)二極管時，會大大的增加電路中的功耗；同時，由于SiC材料中的基矢面位錯會由于PN結的工作誘導出層錯，因此，采用其內(nèi)部PN結二極管作反并聯(lián)二極管會影響器件的可靠性。使用SiC MOSFET器件時，一般需要在其外部反并聯(lián)SiC肖特基二極管，但是這樣會增加器件的制作成本。

【發(fā)明內(nèi)容】

[0006]本實用新型的目的是提供一種集成肖特基器件的碳化硅溝槽型M0SFET，克服現(xiàn)有技術存在的上述缺陷，通過在溝槽型SiC MOSFET中引入肖特基二極管，在器件工作時，起續(xù)流二極管的作用，提高了電路工作的效率與可靠性，降低了電路制作成本。
[0007]為了達到上述目的，本實用新型采用以下技術方案:
[0008]—種集成肖特基二極管的SiC溝槽型MOSFET器件，所述器件包括:
[0009]I)溝槽型 MOSFET:
[0010]N+襯底及其上的N-漂移層，所述N-漂移層包含彼此隔離的有N+源區(qū)的P阱；
[0011]所述P阱外側的U型溝道，所述U型溝道表面有氧化層，其內(nèi)有柵極；
[0012]所述柵極及部分所述N+源區(qū)上為隔離層；
[0013]正面為源極及背面為漏極；
[0014]2)肖特基二極管:所述N-漂移層內(nèi)的所述P阱間的N-漂移層與所述源極金屬形成的肖特基接觸。
[0015]所述的器件的第一優(yōu)選技術方案，所述肖特基二極管為續(xù)流二極管。
[0016]所述的器件的第二優(yōu)選技術方案，所述N+襯底的電阻率為0.015?0.02歐姆厘米。
[0017]所述的器件的第三優(yōu)選技術方案，所述N-漂移層的厚度為10?500μπι，其摻雜濃度為I X 114?5 X 115Cnf30
[0018]所述的器件的第四優(yōu)選技術方案，所述P阱間的距離為I?3μπι，其阱深為I?3μπι。
[0019]所述的器件的第五優(yōu)選技術方案，所述N+源區(qū)的寬度和深度均小于所述P阱。
[0020]所述的器件的第六優(yōu)選技術方案，所述U型溝道的深度為4?ΙΟμπι。
[0021]所述的器件的第七優(yōu)選技術方案，所述氧化層的厚度為50?150μπι。
[0022]所述的器件的第八優(yōu)選技術方案，所述隔離層的厚度為15?50μπι。
[0023]所述的器件的第九優(yōu)選技術方案，所述柵極為η型或P型簡并摻雜的多晶硅。
[0024]—種所述的集成肖特基二極管的SiC溝槽型MOSFET器件的制造方法，所述方法包括如下步驟:
[0025]I)在N+襯底外延N-漂移層表面制作掩膜并圖形化，注入雜質形成P阱；
[0026]2)在所述P阱表面制作掩膜并圖形化，摻雜形成N+源區(qū)；
[0027]3)于所述N-漂移層上制作掩膜并圖形化，刻蝕SiC形成U型溝道；
[0028]4)在所述溝道內(nèi)表面沉積氧化層；
[0029]5)在所述具有氧化層的溝道內(nèi)填充多晶硅poly，形成柵極；
[0030]6)于所述柵極及部分所述N+源區(qū)上淀積隔離層；
[0031]7)在所述漂移層正面和所述襯底背面淀積金屬，分別形成源極和漏極。
[0032]與最接近的現(xiàn)有技術比，本實用新型具有如下有益效果:
[0033]I)本實用新型碳化硅溝槽型MOSFET的源極在P阱之間與外延層形成肖特基接觸，形成的肖特基二極管在器件工作時，起續(xù)流二極管的作用，提高了電路工作的效率與可靠性；
[0034]2)本實用新型的集成器件避免了SiC MOSFET中的PN結作為續(xù)流二極管時，SiC PN結開啟電壓高引起的電路轉換效率低的問題；
[0035]3)本實用新型的SiC肖特基二極管為單極器件，避免了PN結工作時引起的BH)位錯增大，器件可靠性降低的問題；
[0036]4)本實用新型的SiC肖特基二極管與SiC MOSFET的集成制備，降低了器件制作的材料與工藝成本。
【附圖說明】
[0037]圖1:1GBT與二極管反并聯(lián)的電路示意圖；
[0038]圖2:N+襯底上形成N-漂移層的剖面圖；
[0039]圖3:N-漂移層離子注入形成P阱的剖面圖；
[0040]圖4:P阱內(nèi)離子注入形成N+源區(qū)的剖面圖；
[0041 ]圖5:P阱外側刻蝕形成U型溝道的剖面圖；
[0042]圖6:溝道底部和側壁形成氧化膜的剖面圖；
[0043]圖7:溝道內(nèi)填充多晶硅poly的剖面圖；
[0044]圖8:N-漂移層上沉積隔離層的剖面圖；
[0045]圖9:光刻部分隔離層后的剖面圖；
[0046]圖10:正面沉積金屬形成源極的剖面圖；
[0047]圖11:背面沉積金屬形成漏極的剖面圖。
【具體實施方式】
[0048]下面結合實例對本實用新型進行詳細的說明，本實用新型并不局限于該具體實施例，本領域內(nèi)的技術人員所熟知的一般替換也涵蓋在本實用新型的保護范圍內(nèi)。
[0049]實施例1
[0050]首先在N+襯底上外延生成N-漂移層，該漂移層的厚度為12μπι，摻雜濃度為2X115Cnf313N+襯底的電阻率為0.015-0.02歐姆厘米。
[0051]然后在N-漂移層上的掩膜版光刻出需要摻雜的圖形，進行P阱的離子注入工藝，各P阱之間的距離為Iym，P阱深為Ιμ??。該部分用來與金屬形成肖特基接觸。
[0052]接著，利用掩膜版光刻出N+源區(qū)圖形，進行N+源區(qū)的離子注入工藝，N+源區(qū)的深度小于P講，為0.5μηι，寬度也小于P講。
[0053]接著，利用掩膜版光刻出柵槽(U型溝道)圖形，采用反應離子刻蝕(RIE)或感應耦合等離子體刻蝕(ICP)形成溝槽，溝道深度5μπι。
[0054]接著，在溝槽底部和側壁形成氧化膜，厚度為lOOnm。
[0055]接著，在溝槽內(nèi)填充多晶硅poly。
[0056]接著，通過等離子增強化學氣相沉積(PECVD)生長一層Si3N4作為隔離層，隔離層厚度為20nm。
[0057]接著，通過光刻，曝露出除柵極和部分N+源區(qū)的其他部位，如圖9所示。
[0058]接著，在正面沉積金屬，形成肖特基接觸，作為源極電極。
[0059]最后，在背面沉積金屬，形成歐姆接觸，作為漏極電極。
[0060]實施例2
[0061 ]首先在N+襯底上外延生成N-漂移層，該漂移層的厚度為15μπι.摻雜濃度為I X115Cnf313N+襯底的電阻率為0.015-0.02歐姆厘米。
[0062]然后在N-漂移層上的掩膜版光刻出需要摻雜的圖形，進行P阱的離子注入工藝，各P阱之間的距離為1.5μηι，P阱深為Ιμ??。該部分用來與金屬形成肖特基接觸。
[0063]接著，利用掩膜版光刻出N+源區(qū)圖形，進行N+源區(qū)的離子注入工藝，N+源區(qū)的深度小于P講，為0.5μηι，寬度也小于P講。
[0064]接著，利用掩膜版光刻出柵槽(U型溝道)圖形，采用反應離子刻蝕(RIE)或感應耦合等離子體刻蝕(ICP)形成溝槽，溝道深度7μπι。
[0065]接著，在溝槽底部和側壁形成氧化膜，厚度為lOOnm。
[0066]接著，在溝槽內(nèi)填充多晶硅poly。
[0067]接著，等離子增強化學氣相沉積(PECVD)生長一層Si3N4作為隔離層，隔離層厚度為30nmo
[0068]接著，通過光刻，曝露出除柵極和部分N+源區(qū)的其他部位，如圖9所示。
[0069]接著，在正面沉積金屬，形成肖特基接觸，作為源極電極。
[0070]最后，在背面沉積金屬，形成歐姆接觸，作為漏極電極。
[0071]實施例3
[0072]首先在N+襯底上外延生成N-漂移層，該漂移層的厚度為50μπι，摻雜濃度為8X114Cnf313N+襯底的電阻率為0.015-0.02歐姆厘米。
[0073]然后在N-漂移層上的掩膜版光刻出需要摻雜的圖形，進行P阱的離子注入工藝，各P阱之間的距離為1.5μηι，P阱深為1.5μ??。該部分用來與金屬形成肖特基接觸。
[0074]接著，利用掩膜版光刻出N+源區(qū)圖形，進行N+源區(qū)的離子注入工藝，N+源區(qū)的深度小于P講，為0.5μηι，寬度也小于P講。
[0075]接著，利用掩膜版光刻出柵槽(U型溝道)圖形，采用反應離子刻蝕(RIE)或感應耦合等離子體刻蝕(ICP)形成溝槽，溝道深度ΙΟμπι。
[0076]接著，在溝槽底部和側壁形成氧化膜，厚度為lOOnm。
[0077]接著，在溝槽內(nèi)填充多晶硅poly。
[0078]接著，等離子增強化學氣相沉積(PECVD)生長一層Si3N4作為隔離層，隔離層厚度為20nmo
[0079]接著，通過光刻，曝露出除柵極和部分N+源區(qū)的其他部位，如圖9所示。
[0080]接著，在正面沉積金屬，形成肖特基接觸，作為源極電極。
[0081]最后，在背面沉積金屬，形成歐姆接觸，作為漏極電極。
[0082]實施例4
[0083]首先在N+襯底上外延生成N-漂移層，該漂移層的厚度為ΙΟΟμπι，摻雜濃度為5X114Cnf313N+襯底的電阻率為0.015-0.02歐姆厘米。
[0084]然后在N-漂移層上的掩膜版光刻出需要摻雜的圖形，進行P阱的離子注入工藝，各P阱之間的距離為2μηι，P阱深為2μηι。該部分用來與金屬形成肖特基接觸。
[0085]接著，利用掩膜版光刻出N+源區(qū)圖形，進行N+源區(qū)的離子注入工藝，N+源區(qū)的深度小于P講，為0.5μηι，寬度也小于P講。
[0086]接著，利用掩膜版光刻出柵槽(U型溝道)圖形，采用反應離子刻蝕(RIE)或感應耦合等離子體刻蝕(ICP)形成溝槽，溝道深度ΙΟμπι。
[0087]接著，在溝槽底部和側壁形成氧化膜，厚度為lOOnm。
[0088]接著，在溝槽內(nèi)填充多晶硅poly。
[0089]接著，等離子增強化學氣相沉積(PECVD)生長一層Si3N4作為隔離層，隔離層厚度為20nmo
[0090]接著，通過光刻，曝露出除柵極和部分N+源區(qū)的其他部位，如圖9所示。
[0091 ]接著，在正面沉積金屬，形成肖特基接觸，作為源極電極。
[0092]最后，在背面沉積金屬，形成歐姆接觸，作為漏極電極。
[0093]實施例5
[0094]首先在N+襯底上外延生成N-漂移層，該漂移層的厚度為112μπι，摻雜濃度為7X10一 14CHf3。奸襯底的電阻率為0.015-0.02歐姆厘米。
[0095]然后在N-漂移層上的掩膜版光刻出需要摻雜的圖形，進行P阱的離子注入工藝，各P阱之間的距離為1.5μηι，P阱深為2μηι。該部分用來與金屬形成肖特基接觸。
[0096]接著，利用掩膜版光刻出N+源區(qū)圖形，進行N+源區(qū)的離子注入工藝，N+源區(qū)的深度小于P講，為0.5μηι，寬度也小于P講。
[0097]接著，利用掩膜版光刻出柵槽(U型溝道)圖形，采用反應離子刻蝕(RIE)或感應耦合等離子體刻蝕(ICP)形成溝槽，溝道深度ΙΟμπι。
[0098]接著，在溝槽底部和側壁形成氧化膜，厚度為lOOnm。
[0099]接著，在溝槽內(nèi)填充多晶硅poly。
[0100]接著，等離子增強化學氣相沉積(PECVD)生長一層Si3N4作為隔離層，隔離層厚度為20nmo
[0101]接著，通過光刻，曝露出除柵極和部分N+源區(qū)的其他部位，如圖9所示。
[0102]接著，在正面沉積金屬，形成肖特基接觸，作為源極電極。
[0103]最后，在背面沉積金屬，形成歐姆接觸，作為漏極電極。
[0104]最后應當說明的是:以上實施例僅用以說明本實用新型的技術方案而非對其限制，盡管參照上述實施例對本實用新型進行了詳細的說明，所屬領域的普通技術人員應當理解:依然可以對本實用新型的【具體實施方式】進行修改或者等同替換，而未脫離本實用新型精神和范圍的任何修改或者等同替換，其均應涵蓋在本實用新型的權利要求范圍當中。
【主權項】
1.一種集成肖特基二極管的SiC溝槽型MOSFET器件，其特征在于，所述器件包括: 溝槽型MOSFET: N+襯底及其上的N-漂移層，所述N-漂移層包含彼此隔離的有N+源區(qū)的P阱； 所述P阱外側的U型溝道，所述U型溝道表面有氧化層，其內(nèi)有柵極； 所述柵極及部分所述N+源區(qū)上為隔離層； 正面為源極及背面為漏極； 肖特基二極管:所述N-漂移層內(nèi)的所述P阱間的N-漂移層與所述源極金屬形成的肖特基接觸。2.根據(jù)權利要求1所述的一種集成肖特基二極管的SiC溝槽型MOSFET器件，其特征在于，所述肖特基二極管為續(xù)流二極管。3.根據(jù)權利要求1所述的一種集成肖特基二極管的SiC溝槽型MOSFET器件，其特征在于，所述N+襯底的電阻率為0.015?0.02歐姆厘米。4.根據(jù)權利要求1所述的一種集成肖特基二極管的SiC溝槽型MOSFET器件，其特征在于，所述N-漂移層的厚度為10?500μπι，其摻雜濃度為I X 114?5 X 1015cm—3。5.根據(jù)權利要求1所述的一種集成肖特基二極管的SiC溝槽型MOSFET器件，其特征在于，所述P阱間的距離為I?3μι，其阱深為I?3μπι。6.根據(jù)權利要求1所述的一種集成肖特基二極管的SiC溝槽型MOSFET器件，其特征在于，所述N+源區(qū)的寬度和深度均小于所述P阱。7.根據(jù)權利要求1所述的一種集成肖特基二極管的SiC溝槽型MOSFET器件，其特征在于，所述U型溝道的深度為4?ΙΟμπι。8.根據(jù)權利要求1所述的一種集成肖特基二極管的SiC溝槽型MOSFET器件，其特征在于，所述氧化層的厚度為50?150μηι。9.根據(jù)權利要求1所述的一種集成肖特基二極管的SiC溝槽型MOSFET器件，其特征在于，所述隔離層的厚度為15?50μηι。10.根據(jù)權利要求1所述的一種集成肖特基二極管的SiC溝槽型MOSFET器件，其特征在于，所述柵極為η型或P型簡并摻雜的多晶硅。
【文檔編號】H01L21/04GK205595339SQ201521141019
【公開日】2016年9月21日
【申請日】2015年12月31日
【發(fā)明人】鈕應喜, 鄭柳, 楊霏, 溫家良, 潘艷, 李永平, 王嘉銘, 李玲, 夏經(jīng)華, 朱韞暉
【申請人】國網(wǎng)智能電網(wǎng)研究院, 國家電網(wǎng)公司, 國網(wǎng)上海市電力公司