一種分壓式數(shù)模轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于數(shù)模轉(zhuǎn)換器技術(shù)領(lǐng)域，具體涉及一種分壓式數(shù)模轉(zhuǎn)換器。
【背景技術(shù)】
[0002]在過去的幾十年中，集成電路技術(shù)得到了迅猛的發(fā)展。特別是以通訊為首的電子系統(tǒng)，向著高速率、高性能、高集成度、低成本的方向不斷向前發(fā)展。這就對系統(tǒng)中的各個模塊提出了更高的要求。
[0003]但是隨著工藝尺寸的不斷縮小，器件的參數(shù)在工藝、電源電壓、工作溫度等條件變化下的波動越來越大。電路的設(shè)計難度越來越大。電路設(shè)計工作者只能通過檢測芯片內(nèi)部電路的工作狀態(tài)，來調(diào)整電路的參數(shù)，保證電路的性能。在這檢測和控制的回路中，需要一個絕對單調(diào)的數(shù)模轉(zhuǎn)換器。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的是提供一種分壓式數(shù)模轉(zhuǎn)換器，提供了一種能夠能夠輸出絕對單調(diào)的電壓信號，以及能夠檢測芯片內(nèi)部電路的工作狀態(tài)，調(diào)整電路參數(shù)，且能夠保證電路性能的數(shù)模轉(zhuǎn)換器。
[0005]本發(fā)明所采用的技術(shù)方案是，一種分壓式數(shù)模轉(zhuǎn)換器，包括行譯碼器，行譯碼器連接一個Pcell陣列和一個Ncell陣列，且Ncell陣列還與列譯碼器連接，Pcell陣列和Pcell陣列之間連接有反相器；
[0006]其中Pcell陣列由2N 1APcell單元首尾連接組成；N為輸入電子信號的位數(shù)，Pcell單元包括PMO和PMl兩個PMOS管，其中PMO的漏端和所述PMl的源端相連，PMO的源端和P型高阻抗率電阻RpO相連，且PMl的漏端通過上下行的Pcell單元和NCell單元連接到電壓輸出端Vout ；
[0007]其中Ncell陣列由2n 1ANcell單元首尾連接組成；Ncell單元包括NMO和匪I兩個NMOS管，其中NMO的漏端和所述匪I的源端相連，NMO的源端和N型高阻抗率電阻RnO相連，匪I的漏端通過上下行的Ncell單元和Pcell單元連接到輸出端Vout。
[0008]本發(fā)明的特點還在于，
[0009]其中行譯碼器有2M個輸出信號，其中一半的輸出信號連接Pcell陣列，另一半的輸出信號連接Ncell陣列，其中M為連接到行譯碼器的高位輸入數(shù)字信號的位數(shù)。
[0010]其中列譯碼器有2n M個輸出信號，且列譯碼器的輸出信號直接驅(qū)動Ncell陣列，且經(jīng)過反相器驅(qū)動Pcell陣列。
[0011]其中行譯碼器I輸入的是偶數(shù)時，列譯碼器2直接將數(shù)模轉(zhuǎn)換器的低位譯碼并輸出；當(dāng)行譯碼器I輸入的是奇數(shù)時，列譯碼器I將數(shù)模轉(zhuǎn)換器的低位譯碼反向后再輸出。
[0012]其中反相器至少為兩個或兩個以上。
[0013]本發(fā)明的有益效果是，該電路包含一個行編碼器、一個列編碼器、一個Pcell陣列、一個Ncell陣列和多個反相器。數(shù)模轉(zhuǎn)換器的輸入是數(shù)字信號Din，電壓輸出是vout ;每一個Pcell單元都包含兩個PMOS管PMO、PMl和一個P型高阻抗電阻RpO ;每一個Ncell單元都包含連個NMOS管NMO、匪I和一個N型高阻抗電阻RnO ;通過行列編碼和開關(guān)控制，保證DAC的輸出vout只連接到電阻陣列中的其中一個電阻節(jié)點上。該DAC電路通過電阻分壓輸出一個絕對單調(diào)的電壓信號，并且能夠檢測芯片內(nèi)部電路的工作狀態(tài)，調(diào)整電路參數(shù)，且能夠保證電路性能的數(shù)模轉(zhuǎn)換器；通過緊湊的陣列布局，盡可能地減小版圖面積，mos管和電阻的尺寸都可以得到相應(yīng)的縮減。采用本發(fā)明的電路結(jié)構(gòu)，可以在較小的版圖面積下實現(xiàn)高比特數(shù)的數(shù)模轉(zhuǎn)換器。
【附圖說明】
[0014]圖1是本發(fā)明一種分壓式數(shù)模轉(zhuǎn)換器的電路連接圖；
[0015]圖2是本發(fā)明一種分壓式數(shù)模轉(zhuǎn)換器中列譯碼器的電路連接圖；
[0016]圖3是本發(fā)明一種分壓式數(shù)模轉(zhuǎn)換器中行譯碼器的電路連接圖；
[0017]圖4是本發(fā)明一種分壓式數(shù)模轉(zhuǎn)換器中Pcell的電路連接圖；
[0018]圖5是本發(fā)明一種分壓式數(shù)模轉(zhuǎn)換器中Ncell的電路連接圖。
[0019]圖中，1.行譯碼器，2.列譯碼器，3.Ncell單元，4.反相器，5.Pcell單元，6.Pcell陣列，7.Ncell陣列。
【具體實施方式】
[0020]下面結(jié)合附圖和【具體實施方式】對本發(fā)明進行詳細說明。
[0021]本發(fā)明提供了一種分壓式數(shù)模轉(zhuǎn)換器，如圖1所示，其中N = 6，M = 3，包括一個Pcell陣列6、一個Ncell陣列7，一個行譯碼器1、一個列譯碼器2和多個反相器4。其中行譯碼器I連接一個Pcell陣列6和一個Ncell陣列7，且Ncell陣列7還與列譯碼器2連接，其中Ncell陣列的C0-C7在列譯碼器2的從左至右依次連接，Pcell陣列的R0-R7在行譯碼器I的從下至上依次連接，Pcell陣列6和Pcell陣列7之間連接有反相器4。其中Pcell陣列6中的每一個Pcell單元5在原理圖和版圖上，都可以直接以陣列的形式首尾相連；在邊界處的Pcell單元5連接上下一行的Pcell單元5或者Ncell單元3，Pcell陣列6輸出高電壓部分；Ncell陣列7中的每一個Ncell單元3在原理圖和版圖上，都可以直接以陣列的形式首尾相連；在邊界處的Ncell單元3連接上下一行的Ncell單元3或者Pcell單元5，Ncell陣列7輸出低電壓部分。如圖2所示，列譯碼器遇到奇數(shù)行時，需要反向列控制輸入碼。如圖3所示行譯碼器的輸出RO?R3直接驅(qū)動Ncell陣列，行譯碼器的輸出M?R7經(jīng)過反相器反向后驅(qū)動Pcell陣列。如圖4所示，Pcell單元5包括PMO和PMl兩個PMOS管，其中PMO的漏端和所述PMl的源端相連，PMO的源端和P型高阻抗率電阻RpO相連，且PMl的漏端通過上下行的Pcell單元和NCell單元連接到輸出端Vout。如圖5所示，Ncell單元3包括NMO和NMl兩個NMOS管，其中NMO的漏端和所述NMl的源端相連，NMO的源端和N型高阻抗率電阻RnO相連，匪I的漏端通過上下行的Ncell單元和Pcell單元連接到輸出端Vout。
[0022]并且列譯碼器需要根據(jù)行譯碼器I的譯碼結(jié)果來確定列譯碼器2的輸出；當(dāng)行譯碼器I的輸入是偶數(shù)時，列譯碼器2直接將數(shù)模轉(zhuǎn)換器的低N-M位譯碼并輸出；當(dāng)行譯碼器I的輸入是奇數(shù)時，列譯碼器2將數(shù)模轉(zhuǎn)換器的N-M位譯碼反向后再輸出；所述的列譯碼器I共有1+N-M位輸入，是數(shù)模轉(zhuǎn)換器的低1+N-M位；所述列譯碼器共有2(n M)個輸出信號；所述列譯碼器的輸出直接驅(qū)動Ncell陣列，驅(qū)動Pcell陣列時，需要經(jīng)過反向器。
【主權(quán)項】
1.一種分壓式數(shù)模轉(zhuǎn)換器，其特征在于，包括行譯碼器(I)，行譯碼器(I)連接一個Pcell陣列(6)和一個Ncell陣列(7)，且Ncell陣列(7)還與列譯碼器(2)連接，Pcell陣列(6)和Pcell陣列(7)之間連接有反相器⑷； 所述Pcell陣列(6)由2n 1APcell單元(5)首尾連接組成；Pcell單元(5)包括PMO和PMl兩個PMOS管，其中PMO的漏端和所述PMl的源端相連，PMO的源端和P型高阻抗率電阻RpO相連，且PMl的漏端通過上下行的Pcell單元和NCell單元連接到電壓輸出端Vout ； 所述Ncell陣列(7)由2n 1ANcell單元(3)首尾連接組成；Ncell單元(3)包括NMO和NMl兩個NMOS管，其中NMO的漏端和所述NMl的源端相連，NMO的源端和N型高阻抗率電阻RnO相連，匪I的漏端通過上下行的Ncell單元和Pcell單元連接到輸出端Vout。2.根據(jù)權(quán)利要求1所述的一種分壓式數(shù)模轉(zhuǎn)換器，其特征在于，所述行譯碼器(I)有2M個輸出信號，其中一半的輸出信號連接Pcell陣列(6)，另一半的輸出信號連接Ncell陣列(7)。3.根據(jù)權(quán)利要求3所述的一種分壓式數(shù)模轉(zhuǎn)換器，其特征在于，所述列譯碼器(2)有2NM個輸出信號，且列譯碼器(2)的輸出信號好直接驅(qū)動Ncell陣列(7)，且經(jīng)過反相器(4)驅(qū)動Pcell陣列(6)。4.根據(jù)權(quán)利要求1-3所述的任意一種分壓式數(shù)模轉(zhuǎn)換器，其特征在于，所述行譯碼器(I)輸入的是偶數(shù)時，列譯碼器(2)直接將數(shù)模轉(zhuǎn)換器的低位譯碼并輸出；當(dāng)行譯碼器(I)輸入的是奇數(shù)時，列譯碼器(I)將數(shù)模轉(zhuǎn)換器的低位譯碼反向后再輸出。5.根據(jù)權(quán)利要求1-3所述的任意一種分壓式數(shù)模轉(zhuǎn)換器，其特征在于，所述反相器(4)至少為兩個或兩個以上。
【專利摘要】本發(fā)明公開了一種分壓式數(shù)模轉(zhuǎn)換器，包括行譯碼器，行譯碼器連接一個Pcell陣列和一個Ncell陣列，且Ncell陣列還與列譯碼器連接，Pcell陣列和Pcell陣列之間連接有反相器。本發(fā)明提供一種能夠輸出絕對單調(diào)的電壓信號，以及能夠檢測芯片內(nèi)部電路的工作狀態(tài)，調(diào)整電路參數(shù)，且能夠保證電路性能的數(shù)模轉(zhuǎn)換器，并且該數(shù)模轉(zhuǎn)換器通過緊湊的陣列布局，盡可能地減小版圖面積。
【IPC分類】H03M1/66
【公開號】CN105049054
【申請?zhí)枴緾N201510542843
【發(fā)明人】廖浩勤, 嚴(yán)偉
【申請人】西安啟微迭儀半導(dǎo)體科技有限公司
【公開日】2015年11月11日
【申請日】2015年8月28日