用于噪聲整形sar模數(shù)轉換器的方法和電路的制作方法
【技術領域】
[0001] 本發(fā)明一般地設及半導體技術領域，更具體地，設及模數(shù)轉換器。
【背景技術】
[0002] 模數(shù)轉換器（ADC)可用于將模擬信號轉換為數(shù)字信號。存在各種ADC結構，諸如， 流水線型、快速型、X-A構型和逐次逼近寄存器型（SAR)。在一些應用中，ADC可達到的轉 換分辨率受到例如熱噪聲、電噪聲和/或ADC不同的電路部件的失配的限制。例如，在一些 SARADC應用中，SARADC的轉換分辨率取決于SARADC中的SAR比較器的噪聲和精度。在 一些應用中，為了實現(xiàn)轉換分辨率的改進，SAR比較器被配置為消耗更多的功率和/或占用 更大的面積。

【發(fā)明內容】

[0003] 為了解決現(xiàn)有技術中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種模數(shù)（A/D) 轉換系統(tǒng)，包括：跟蹤及保持單元，被配置為基于輸入信號而輸出輸入值；數(shù)模值/A)轉換 單元，被配置為基于N位邏輯值而生成反饋值，N為正整數(shù)；禪合單元，被配置為基于所述輸 入信號和所述反饋值而生成誤差信號值；硬件回路濾波器，被配置為基于所述誤差信號值 而生成經(jīng)過過濾的誤差信號值；比較單元，被配置為基于組合值的極性而生成比較結果，所 述組合值基于所述輸入值減去所述反饋值和所述經(jīng)過過濾的誤差信號值的總和；W及控制 單元，被配置為在采樣周期內：根據(jù)所述比較單元的N個比較結果來設置所述N位邏輯值； 和在收到所述N個比較結果之后，使所述禪合單元生成所述誤差信號值。
[0004] 該A/D轉換系統(tǒng)還包括：輸出濾波單元，被配置為在輸出周期內，基于所述控制單 元的多個N位邏輯值，生成輸出邏輯值，所述多個N位邏輯值中的每一個N位邏輯值都對應 于不同的采樣周期。 陽0化]在該A/D轉換系統(tǒng)中，所述不同采樣周期中的至少一個采樣周期對應于采樣頻 率，所述輸出周期對應于輸出頻率，并且所述采樣頻率與所述輸出頻率的比率等于或大于 2。
[0006] 在該A/D轉換系統(tǒng)中，所述采樣頻率與所述輸出頻率的比率等于或小于4。
[0007] 該A/D轉換系統(tǒng)還包括：開關緩沖器，被配置為對所述誤差信號值進行采樣和保 持。
[0008] 在該A/D轉換系統(tǒng)中，所述硬件回路濾波器是模擬高通濾波器。
[0009] 該A/D轉換系統(tǒng)還包括：電容器陣列，被配置為用作所述跟蹤及保持單元、所述D/A轉換單元、所述禪合單元和所述比較單元的一部分，并且所述電容器陣列包括：(N+1) 個電容性器件，每個電容性器件都具有第一端和第二端，第n個電容性器件的電容值為 3^，并且第（N+1)個電容性器件的電容值為^^，:，C為預定的電容值，而n是介于1 至N范圍內的正整數(shù)；輸出節(jié)點，電連接至所述（N+1)個電容性器件的第一端；(N+1)個開 關器件，每個開關器件都被配置為將所述（N+1)個電容性器件的第二端中的相應的第二端 選擇性地連接至輸入節(jié)點、電源節(jié)點或一個或多個參考節(jié)點，所述輸入節(jié)點被配置為接收 所述輸入信號，而所述一個或多個參考節(jié)點被配置為分別地接收一個或多個參考電壓；W 及另一開關器件，連接在所述輸出節(jié)點和所述電源節(jié)點之間，所述電源節(jié)點被配置為接收 供電參考電壓。
[0010] 根據(jù)本發(fā)明的另一方面，提供了一種模數(shù)（A/D)轉換電路，包括：回路濾波器，被 配置為基于誤差信號電壓電平，生成經(jīng)過過濾的誤差信號電壓電平；W及N位逐次逼近寄 存器型（SAR)模數(shù)轉換器（ADC)，被配置為接收輸入電壓，N為正整數(shù)，并且所述SARADC包 括：比較器，被配置為基于輸入電壓電平、N位邏輯值W及所述經(jīng)過過濾的誤差信號電壓電 平而生成比較結果；和SAR控制器，被配置為：基于所述N位邏輯值來設置所述比較器的輸 入電壓信號；基于所述比較結果而設置所述N位邏輯值；和在采樣周期內，在所述SAR控制 器接收所述比較器的N個比較結果之后，使所述SARADC生成另一誤差信號電壓電平。
[0011] 該A/D轉換電路包括：輸出濾波器，被配置為在輸出周期內，基于所述SAR控制器 的多個N位邏輯值，生成輸出邏輯值，所述多個N位邏輯值中的每個N位邏輯值都對應于不 同的采樣周期。
[0012] 在該A/D轉換電路中，所述不同采樣周期中的至少一個對應于采樣頻率，所述輸 出周期對應于輸出頻率，并且所述采樣頻率與所述輸出頻率的比率等于或大于2。
[0013] 在該A/D轉換電路中，所述采樣頻率與所述輸出頻率的比率等于或小于4。
[0014] 該A/D轉換電路還包括：開關緩沖器，被配置為基于所述SARADC的誤差信號電 壓，來對所述誤差信號電壓電平進行采樣和保持。
[0015] 在該A/D轉換電路中，所述硬件回路濾波器是模擬高通濾波器。
[0016] 在該A/D轉換電路中，所述SARADC還包括：電容器陣列，至少包括被配置為接收 所述輸入電壓的輸入節(jié)點和輸出節(jié)點；W及所述SARADC的比較器包括第一輸入節(jié)點和第 二輸入節(jié)點，所述第一輸入節(jié)點與所述SARADC的電容器陣列的輸出節(jié)點連接，而所述第二 輸入節(jié)點與所述回路濾波器的輸出節(jié)點連接。
[0017] 在該A/D轉換電路中，所述SARADC還包括：電容器陣列，并且所述電容性陣列包 括：(N+1)個電容性器件，均具有第一端和第二端，第n個電容性器件的電容值為
.并 且第（N+1)個電容性器件導電電容值為'
C是預定電容值，并且n是介于1至N范圍 內的正整數(shù)；輸出節(jié)點，電連接至所述（N+1)個電容性器件的第一端；(N+1)個開關器件，每 個開關器件都被配置為將所述（N+1)個電容性器件的第二端中的相應的第二端選擇性地 連接至輸入節(jié)點、電源節(jié)點或一個或多個參考節(jié)點，所述輸入節(jié)點被配置為接收所述輸入 信號，而所述一個或多個參考節(jié)點被配置為分別接收一個或多個參考電壓；W及另一開關 器件，連接在所述輸出節(jié)點和所述電源節(jié)點之間，所述電源節(jié)點被配置為接收供電參考電 壓。 陽018] 在該A/D轉換電路中，所述一個或多個參考節(jié)點包括第一參考節(jié)點和第二參考節(jié) 點，所述第一參考節(jié)點被配置為接收第一參考電壓，所述第二參考節(jié)點被配置為接收第二 參考電壓，所述第二參考電壓的電壓電平低于所述第一參考電壓的電壓電平。
[0019] 根據(jù)本發(fā)明的又一方面，提供了一種操作模數(shù)（A/D)轉換電路的方法，包括：在采 樣周期內：通過操作逐次逼近寄存器型（SAR)模數(shù)轉換器（ADC)，基于經(jīng)過過濾的誤差信號 電壓和輸入電壓而生成N位邏輯值，N為正整數(shù)；和基于所述N位邏輯值和所述輸入電壓， 生成誤差信號電壓；W及在所述采樣周期或下一采樣周期內：基于所述采樣周期的所述誤 差信號電壓，由回路濾波器生成另一經(jīng)過過濾的誤差信號電壓，所述另一經(jīng)過過濾的誤差 信號電壓可用作所述下一采樣周期的經(jīng)過過濾的誤差信號電壓。
[0020] 該方法還包括：在輸出周期：基于多個N位邏輯值而生成輸出邏輯值，所述多個N 位邏輯值中的每一個N位邏輯值都對應于不同的采樣周期。
[0021] 在該方法中，所述采樣周期對應于采樣頻率，所述輸出周期對應于輸出頻率，并且 所述采樣頻率與所述輸出頻率的比率等于或大于2。
[0022] 在該方法中，生成所述N位邏輯值包括基于所述輸入電壓而對所述SARADC的電 容器陣列進行充電；W及生成所述誤差信號電壓包括基于所述N位邏輯值來設置所述SAR ADC中的電容器陣列，使得所述誤差信號電壓的電壓電平對應于所述輸入電壓的電壓電平 減去相當于所述N位邏輯值的電壓電平。
【附圖說明】
[0023] 當結合附圖進行閱讀時，通過W下詳細描述可W更好地理解本發(fā)明的各方面。需 要強調的是，根據(jù)工業(yè)的標準實踐，各種部件不是按照比例繪制。實際上，為了清楚討論，可 隨意增大或減小各種部件的尺寸。
[0024]圖1是根據(jù)一些實施例的模數(shù)轉換系統(tǒng)的Z域功能框圖。
[00巧]圖2是根據(jù)一些實施例的模數(shù)轉換系統(tǒng)中的不同定時信號的時序圖。
[0026] 圖3是根據(jù)一些實施例的模數(shù)轉換電路的電路圖。
[0027] 圖4是根據(jù)一些實施例的可用于模數(shù)轉換電路的電容器陣列單元的電路圖。
[0028] 圖5A至圖5C是根據(jù)一些實施例的處于不同操作階段的模數(shù)轉換電路的部分電路 圖。
[0029] 圖6A是根據(jù)一些實施例的可用于模數(shù)轉換電路的回路濾波器的功能框圖。
[0030] 圖她是根據(jù)一些實施例的圖6A中的回路濾波器的Z域框圖。
[0031] 圖7是根據(jù)一些實施例操作模數(shù)轉換電路的方法的流程圖。