具有延遲偏差檢測(cè)和校準(zhǔn)功能的數(shù)模轉(zhuǎn)換器的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明設(shè)及電子電路技術(shù)領(lǐng)域，尤其設(shè)及一種具有延遲偏差檢測(cè)和校準(zhǔn)功能的數(shù) 模轉(zhuǎn)換器。
【背景技術(shù)】
[0002] 數(shù)模轉(zhuǎn)換器值A(chǔ)C)是將數(shù)字信號(hào)轉(zhuǎn)換成模擬信號(hào)的電路。在通信系統(tǒng)應(yīng)用中，采 用高速、高性能DAC忍片不僅使得系統(tǒng)結(jié)構(gòu)大大簡(jiǎn)化，同時(shí)提高了系統(tǒng)設(shè)計(jì)的靈活性和可 移植性。正是運(yùn)個(gè)原因，在許多領(lǐng)域，高速、高性能DAC忍片正逐步取代傳統(tǒng)模擬電路，成為 系統(tǒng)解決方案中新的研究熱點(diǎn)。運(yùn)些應(yīng)用領(lǐng)域包括寬帶無(wú)線(xiàn)通信、有線(xiàn)電纜寬帶數(shù)據(jù)服務(wù)、 光纖通信等。在上述應(yīng)用領(lǐng)域中，高速DAC忍片的性能，尤其是動(dòng)態(tài)性能，是決定系統(tǒng)性能 的關(guān)鍵因素。
[000引DAC的動(dòng)態(tài)性能（dynamicperformance)衡量的是忍片輸出信號(hào)的頻譜質(zhì)量，主 要指標(biāo)包括無(wú)雜散動(dòng)態(tài)范圍（SFDR)、S階交調(diào)（IM3)、信號(hào)與噪聲失真比（SNDR)等。
[0004] 近年來(lái)，隨著微電子工藝的發(fā)展W及電路設(shè)計(jì)技術(shù)的進(jìn)步，采樣率達(dá)到 GSps(Sample-per-second)的高速電流艙型（hi曲speedcurrentsteering)DAC忍片受到 越來(lái)越多關(guān)注。
[0005] 對(duì)于高速電流艙型DAC忍片而言，通常其動(dòng)態(tài)性能受到W下幾個(gè)方面因素 的影響，包括：電流源失配（mismatch-0f-current-sources)、與數(shù)據(jù)相關(guān)的輸出阻 抗變化（data-dependent-〇u1:put-resistance-va;riation)、與數(shù)據(jù)相關(guān)的延遲偏差 (data-dependent-delay-variation)等。上述影響因素中，第一個(gè)因素（電流源失配）和 第二個(gè)因素（與數(shù)據(jù)相關(guān)的輸出阻抗變化），已經(jīng)有成熟的解決方案。對(duì)于第=個(gè)因素，目 前尚無(wú)較好的解決方案。延遲偏差是指，由于版圖或者晶體管開(kāi)關(guān)速度不一致，所造成的 DAC的各個(gè)電流開(kāi)關(guān)單元到達(dá)輸出接點(diǎn)的延遲不同的現(xiàn)象。
[0006] 對(duì)于數(shù)據(jù)相關(guān)的延遲偏差，目前主要有W下幾種解決思路：
[0007] 1、在DAC輸出信號(hào)路徑和時(shí)鐘路徑中采用樹(shù)形結(jié)構(gòu)，使得時(shí)鐘到達(dá)最后一級(jí)D觸 發(fā)器的時(shí)刻一致，W及各個(gè)電流開(kāi)關(guān)到輸出接點(diǎn)的延遲一致。運(yùn)種方法的缺點(diǎn)在于顯著增 加了版圖的復(fù)雜度，寄生電容增大，可能限制時(shí)鐘頻率的提高，并引起DAC的高頻性能的降 低；另外，運(yùn)種方法也不能消除最后一級(jí)D觸發(fā)器W及電流開(kāi)關(guān)中，由于晶體管闊值電壓失 配所引起延遲偏差；
[0008] 2、采用數(shù)字隨機(jī)歸零技術(shù)，運(yùn)種技術(shù)消除了各種非理想效應(yīng)與DAC輸入數(shù)據(jù)的相 關(guān)性，從而提高SFDR。運(yùn)種方法的主要缺點(diǎn)在于，輸出信號(hào)只能為歸零碼，限制了應(yīng)用領(lǐng)域； 其次，運(yùn)種方法本質(zhì)是將諧波失真轉(zhuǎn)換成噪聲，信噪比并不會(huì)改善。

【發(fā)明內(nèi)容】

[0009] (一）要解決的技術(shù)問(wèn)題
[0010] 鑒于上述技術(shù)問(wèn)題，本發(fā)明提供了一種具有延遲偏差檢測(cè)和校準(zhǔn)功能的數(shù)模轉(zhuǎn)換 器。
[0011] (二）技術(shù)方案
[0012] 本發(fā)明具有延遲偏差檢測(cè)和校準(zhǔn)功能的數(shù)模轉(zhuǎn)換器包括：開(kāi)關(guān)矩陣4、通路模塊、 延遲偏差檢測(cè)電路7和狀態(tài)機(jī)8。其中：開(kāi)關(guān)矩陣4包括：N+1個(gè)輸入端口和N+1個(gè)輸出端 口，其在選通信號(hào)的控制下，將其中之一的輸入端口與其中之一的輸出端口連通，N> 1。通 路模塊，包括N條數(shù)據(jù)通路和1條冗余通路，數(shù)據(jù)通路和冗余通路的結(jié)構(gòu)相同，均包括一延 遲控制單元，且對(duì)于每一條通路而言，且其輸入端連接至開(kāi)關(guān)矩陣中的一輸出端口，其兩個(gè) 輸出端分別連接至延遲偏差檢測(cè)電路的輸入端和數(shù)模轉(zhuǎn)換器的輸出端。延遲偏差檢測(cè)電路 7前端的待比較信號(hào)入口連接至N+1條通路共同的校準(zhǔn)信號(hào)輸出端，參考信號(hào)入口輸入第 二參考信號(hào)，用于獲得待比較信號(hào)與參考信號(hào)之間的延遲偏差。狀態(tài)機(jī)8后端連接至延遲 偏差檢測(cè)電路，其前端連接至開(kāi)關(guān)矩陣和通路模塊，用于：輸出選通信號(hào)至開(kāi)關(guān)矩陣和通路 模塊；并利用延遲偏差檢測(cè)電路輸出的延遲差，生成延時(shí)控制信號(hào)，并將該延時(shí)控制信號(hào)發(fā) 送至待校準(zhǔn)通路中的延遲控制單元，通過(guò)多次迭代反饋，最終使該待校準(zhǔn)通路的輸出信號(hào) 與第二參考信號(hào)在時(shí)間軸上對(duì)準(zhǔn)。
[001引 （S)有益效果
[0014] 從上述技術(shù)方案可W看出，本發(fā)明具有延遲偏差檢測(cè)和校準(zhǔn)功能的數(shù)模轉(zhuǎn)換器具 有W下有益效果：
[0015] (1)增加了一路結(jié)構(gòu)與正常數(shù)據(jù)通路相同的冗余通路，在對(duì)待校準(zhǔn)通路進(jìn)行校準(zhǔn) 時(shí)，由冗余通路對(duì)待校準(zhǔn)通路進(jìn)行的信號(hào)進(jìn)行處理，從而不需要中斷數(shù)模轉(zhuǎn)換器的正常工 作，極大方便了數(shù)模轉(zhuǎn)換器通路的校準(zhǔn)；
[0016] (2)由溫度漂移或工作環(huán)境變化所造成的延遲偏差變化，也能及時(shí)被校準(zhǔn)，從而使 DAC長(zhǎng)期穩(wěn)定的保持高性能工作；
[0017] (3)由互連線(xiàn)的長(zhǎng)度不一致造成的延遲偏差也能被檢測(cè)和校準(zhǔn)，因此在版圖設(shè)計(jì) 時(shí)，可W按照最短路徑互聯(lián)的原則，從而減小寄生電容，有助于提高時(shí)鐘頻率，實(shí)現(xiàn)更高的 DAC采樣率；
[0018] (4)采用反饋調(diào)節(jié)的方式，延遲偏差檢測(cè)電路只需要獲得延遲偏大或偏小的信息， 對(duì)于延遲偏差檢測(cè)電路的線(xiàn)性度要求較低，易于電路實(shí)現(xiàn)。
【附圖說(shuō)明】
[0019] 圖1為根據(jù)本發(fā)明實(shí)施例具有延遲偏差檢測(cè)和校準(zhǔn)功能的數(shù)模轉(zhuǎn)換器的結(jié)構(gòu)示 意圖；
[0020] 圖2為圖1所示數(shù)模轉(zhuǎn)換器中電流開(kāi)關(guān)單元的結(jié)構(gòu)示意圖；
[0021] 圖3為圖1所示數(shù)模轉(zhuǎn)換器中延遲偏差檢測(cè)電路的結(jié)構(gòu)示意圖。
[0022] 【符號(hào)說(shuō)明】
[0023] 1-電流開(kāi)關(guān)單元； 2-數(shù)控延時(shí)線(xiàn)；
[0024] 3-重采樣D觸發(fā)器； 4-開(kāi)關(guān)矩陣；
[00巧]5-第一緩沖放大器； 6-第二緩沖放大器；
[0026]7-延遲偏差檢測(cè)電路 8-狀態(tài)機(jī)；
[0027] 9-時(shí)間差放大器； 10-時(shí)間數(shù)據(jù)轉(zhuǎn)換器。
【具體實(shí)施方式】
[0028] 本發(fā)明采用反饋調(diào)節(jié)的方式，增加了一路冗余通路，從而實(shí)現(xiàn)了數(shù)模轉(zhuǎn)換器的延 遲偏差檢測(cè)和校準(zhǔn)。
[0029] 為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚明白，W下結(jié)合具體實(shí)施例，并參照 附圖，對(duì)本發(fā)明進(jìn)一步詳細(xì)說(shuō)明。
[0030] 在本發(fā)明的一個(gè)示例性實(shí)施例中，提供了一種具有延遲偏差檢測(cè)和校準(zhǔn)功能的數(shù) 模轉(zhuǎn)換器。請(qǐng)參照?qǐng)D1，本實(shí)施例具有延遲偏差檢測(cè)和校準(zhǔn)功能的數(shù)模轉(zhuǎn)換器包括：
[0031] 開(kāi)關(guān)矩陣（MUXArray) 4,包括：N+1個(gè)輸入端口、N+1個(gè)輸出端口，其在選通信號(hào)的 控制下，可將其中之一的輸入端口與其中之一的輸出端口連通，1;
[0032] 通路模塊，包括N條數(shù)據(jù)通路和1條冗余通路，數(shù)據(jù)通路和冗余通路的結(jié)構(gòu)相同， 均包括一延遲控制單元，對(duì)于每一條通路而言，其輸入端連接至開(kāi)關(guān)矩陣中的一輸出端口， 其兩個(gè)輸出端連接至延遲偏差檢測(cè)電路的輸出端和數(shù)模轉(zhuǎn)換器的輸出端；
[0033] 延遲偏差檢測(cè)電路7,其前端的待比較信號(hào)入口連接至N+1條通路共同的校準(zhǔn)信 號(hào)輸出端（CalP/talN)，參考信號(hào)入口輸入第二參考信號(hào)REFz,用于獲得待比較信號(hào)與第二 參考信號(hào)REFz之間的延遲偏差；
[0034] 狀態(tài)機(jī)8,其后端連接至延遲偏差檢測(cè)電路，其前端連接至開(kāi)關(guān)矩陣和N+1條通 路，用于：
[003引 （1)輸出選通信號(hào)CaKN-I:0,REF〉至開(kāi)關(guān)矩陣和N+1條通路，其中，
[0036] 在開(kāi)關(guān)矩陣中，將待校準(zhǔn)通路對(duì)應(yīng)的信號(hào)輸入冗余通路，將參考信號(hào)輸入待校準(zhǔn) 通路，
[0037] 在N+1條通路的輸出端，冗余通路輸出的信號(hào)作為待校準(zhǔn)數(shù)據(jù)通路