一種分段延遲環(huán)模數(shù)轉換器的制造方法
【專利摘要】本發(fā)明公開了一種分段延遲環(huán)模數(shù)轉換器，該模數(shù)轉換器的高位采用分段線性化設計，低位采用延遲環(huán)結構，總共位數(shù)精度為6位；該模數(shù)轉換器包括采樣編碼模塊、延遲環(huán)轉換模數(shù)模塊、參考電壓調整模塊和分段比較模塊，分段比較模塊內(nèi)的基準電壓將輸入電壓的范圍劃分為四個電壓分段區(qū)間；分段比較模塊根據(jù)四個電壓分段區(qū)間對輸入電壓進行模數(shù)轉換得到高兩位二進制碼B1 B2，延遲環(huán)模數(shù)轉換模塊根據(jù)B1 B2分別對四個電壓分段區(qū)間的延遲線長度進行調整，參考電壓調整模塊根據(jù)B1 B2分別對四個電壓分段區(qū)間的參考電壓進行調整，延遲環(huán)模數(shù)轉換模塊結合延遲線長度和參考電壓對輸入電壓進行模數(shù)轉換得到低四位二進制碼B3 B4 B5 B6。本發(fā)明兼顧了分段線性化設計和延遲環(huán)結構的優(yōu)點。
【專利說明】
一種分段延遲環(huán)模數(shù)轉換器
技術領域
[0001]本發(fā)明涉及一種分段延遲環(huán)模數(shù)轉換器，屬于集成電路設計中的模數(shù)轉換器技術。
【背景技術】
[0002]延遲型ADC和在模擬ADC結構的基礎上加以改進獲得的窗口型ADC相比，這種新型ADC由數(shù)字結構單元構成，在數(shù)字開關電源中具有更大的優(yōu)勢:功耗更低，面積更小，較強的抗噪聲抗干擾能力，不依賴于精確的模擬器件，可以用標準的數(shù)字邏輯單元來實現(xiàn)，可以用硬件描述語言來進行設計。這種結構的一個明顯缺點就是輸出精度受工藝、溫度等的影響，所以需要一些額外的配套電路對輸出結構進行校對。另外，延遲型ADC的電源電壓就是數(shù)字開關電源的輸出電壓，即數(shù)字開關電源的輸出電壓就是ADC的輸入電壓，這個電壓一般和數(shù)字工藝中要求的電源電壓不一樣，所以在電平傳輸過程中，還要考慮電平不同所帶來的不利影響。上述兩個方面是延遲型ADC最顯著的缺點，限制了在數(shù)字開關電源中應用延遲型ADC的便捷性。延遲線型ADC是通過延遲線的結構將模擬輸出電壓轉化為數(shù)字量，根據(jù)延遲單元的延遲時間和電源電壓成反比例關系，通過輸入脈沖信號在延遲鏈上的傳播，對延遲鏈上不同節(jié)點采集得到相應的傳輸電壓大小，一般為高電平和低電平，從而獲得數(shù)字量。這種結構的有點在于全數(shù)字設計，大大降低了電路的整體功耗和環(huán)路補償所帶來的復雜程度。

【發(fā)明內(nèi)容】

[0003]發(fā)明目的:為了克服現(xiàn)有技術中存在的不足，本發(fā)明提供一種分段延遲環(huán)模數(shù)轉換器，能夠提高延遲型模數(shù)轉換器的精度和轉換效率，同時能夠兼顧分段化和延遲環(huán)的性能優(yōu)點。
[0004]技術方案:為實現(xiàn)上述目的，本發(fā)明采用的技術方案為:
[0005]—種分段延遲環(huán)模數(shù)轉換器，該模數(shù)轉換器的高位采用分段線性化設計，低位采用延遲環(huán)結構，總共位數(shù)精度為6位;該模數(shù)轉換器包括采樣編碼模塊、延遲環(huán)轉換模數(shù)模塊、參考電壓調整模塊和分段比較模塊，分段比較模塊內(nèi)的基準電壓V1、V2和V3將輸入電壓￥此11(^的范圍劃分為四個電壓分段區(qū)間[￥0，￥1]、[￥1，￥2]、[￥2，￥3]和[￥3，￥4]，其中￥0和￥4分別為輸入電壓Vsence的下限和上限，V0<V1<V2<V3<V4;分段比較模塊根據(jù)四個電壓分段區(qū)間對輸入電壓Vsence進行模數(shù)轉換得到高兩位二進制碼BI和B2，延遲環(huán)模數(shù)轉換模塊根據(jù)高兩位二進制碼BI和B2分別對四個電壓分段區(qū)間的延遲線長度進行調整，參考電壓調整模塊根據(jù)高兩位二進制碼BI和B2分別對四個電壓分段區(qū)間的參考電壓進行調整，延遲環(huán)模數(shù)轉換模塊結合各個電壓分段區(qū)間的延遲線長度和參考電壓分別在四個電壓分段區(qū)間內(nèi)對輸入電壓Vsence進行模數(shù)轉換得到低四位二進制碼B3、B4、B5和B6。
[0006]上述方案中，當確定了高兩位二進制碼BI和B2后，高兩位二進制碼BI和B2就會作為最終的二進制最高位而保持在分段比較模塊中，直至輸入電壓Vsence發(fā)生改變并脫離了當前的電壓分段區(qū)間。四個電壓分段區(qū)間的參考電壓依據(jù)高兩位二進制碼BI和B2確定，若高兩位二進制碼BI和B2保持不變，則四個電壓分段區(qū)間的參考電壓也均保持不變。
[0007]當輸入電壓Vsence在較小范圍內(nèi)變化時，延遲單元的電壓特性就可以近似看成線性的；但是當輸入電壓Vsence在較大范圍內(nèi)變化時，延遲單元的電壓特性線性度就不是很高了。在上述方案中，我們將輸入電壓Vsence的范圍劃分成幾個較小的電壓分段區(qū)間，在每個電壓分段區(qū)間內(nèi)將輸入電壓Vsence轉換成二進制數(shù)字量，就大大提高了整個模數(shù)轉換器的線性度。將輸入電壓Vsence的范圍劃分的越細，整個模數(shù)轉換器的線性度越高;但若劃分得太細，相應的電路實現(xiàn)將過于復雜;所以，綜合考慮電路實現(xiàn)的難易程度和整個模數(shù)轉換器的轉換精度等因素，我們將輸入電壓Vsence的范圍劃分為四個電壓分段區(qū)間，所對應的二進制編碼為BI和B2。
[0008]具體的，所述延遲環(huán)轉換模數(shù)模塊的控制信號由該模數(shù)轉換器的內(nèi)部產(chǎn)生，延遲環(huán)轉換模數(shù)模塊的控制信號和使能信號enable分別作為或非門的兩個輸入信號，非門的輸出控制輸入電壓Vsence的引入。由于延遲環(huán)轉換模數(shù)模塊的控制信號是由該模數(shù)轉換器的內(nèi)部產(chǎn)生的，因此不需要額外的控制信號產(chǎn)生電路，而且內(nèi)部產(chǎn)生的控制信號受到同樣的溫度、工藝、負載等因素的影響，因此可以適當?shù)窒舆t環(huán)轉換模數(shù)模塊的延遲偏差。
[0009]具體的，所述延遲環(huán)轉換模數(shù)模塊包括延遲鏈、參考延遲鏈和模數(shù)轉換單元三個部分，延遲鏈用于階躍信號的延遲傳遞以得到不同電壓對應的延遲狀態(tài)，參考延遲鏈用于采樣信號的延遲作用，模數(shù)轉換單元用于將延遲狀態(tài)轉化為數(shù)字碼;延遲鏈和參考延遲鏈均對應四個電壓分段區(qū)間分別分為四段，相鄰兩段之間通過一個兩路分配器連接，每個兩路分配器均通過高兩位二進制碼BI和B2確定上一段的輸出信號輸出到下一段還是直接輸出到模數(shù)轉換單元組。
[0010]有益效果:本發(fā)明提供的分段延遲環(huán)模數(shù)轉換器，采用了兩級轉換的方式，同時兼顧了分段設計和延時環(huán)的優(yōu)點:1、由于延遲環(huán)轉換模數(shù)模塊的控制信號是由該模數(shù)轉換器的內(nèi)部產(chǎn)生的，因此不需要額外的控制信號產(chǎn)生電路，而且內(nèi)部產(chǎn)生的控制信號受到同樣的溫度、工藝、負載等因素的影響，因此可以適當?shù)窒舆t環(huán)轉換模數(shù)模塊的延遲偏差2、當輸入電壓Vsence在較小范圍內(nèi)變化時，延遲單元的電壓特性就可以近似看成線性的;我們將輸入電壓Vsence的范圍劃分成幾個較小的電壓分段區(qū)間，在每個電壓分段區(qū)間內(nèi)將輸入電壓Vsence轉換成二進制數(shù)字量，就可以大大提高了整個模數(shù)轉換器的線性度;3、兩級轉換在開關電源系統(tǒng)瞬態(tài)響應或者啟動建立過程時，輸出電壓的變化范圍會超出窗口的量化范圍，此時整個模數(shù)轉換器的輸出為全O或者全1，可以使得系統(tǒng)快速建立，使輸出電壓快速靠近窗口量化范圍，這種輸出電壓的變化情況可以在分段比較的高兩位輸出值反映出；而在輸出電壓達到穩(wěn)定時，系統(tǒng)會達到一個穩(wěn)態(tài)，整個模數(shù)轉換器只需要在一個很小的窗口對輸出電壓進行檢測轉化，而高兩位一般不變，從而提高整個模數(shù)轉換器的轉化效率。
【附圖說明】
[0011]圖1為本發(fā)明的分段延遲環(huán)模數(shù)轉換器工作流程圖；
[0012]圖2為現(xiàn)有的基本延遲型模數(shù)轉換器結構圖；
[0013]圖3為本發(fā)明的分段延遲環(huán)模數(shù)轉換器電路原理圖；
[0014]圖4為本發(fā)明中分段比較模塊原理圖；
[0015]圖5為本發(fā)明中參考電壓調整模塊原理圖；
[0016]圖6為本發(fā)明的分段延遲環(huán)模數(shù)轉換器的仿真結果。
【具體實施方式】
[0017]下面結合附圖對本發(fā)明作更進一步的說明。
[0018]分段比較模塊內(nèi)的基準電壓Vl、V2和V3將輸入電壓Vsence的范圍劃分為四個電壓分段區(qū)間[￥0，￥1]、[￥1，￥2]、[￥2，￥3]和[￥3，￥4]，其中￥0和￥4分別為輸入電壓￥此11(^的下限和上限，V0<V1<V2<V3<V4。如圖3所示，分段比較模塊根據(jù)四個電壓分段區(qū)間對輸入電壓Vsence進行模數(shù)轉換得到高兩位二進制碼B1B2，B1B2會作為最終的二進制最高位而保持在分段比較模塊中，直至輸入電壓Vsence發(fā)生改變并脫離了當前的電壓分段區(qū)間。延遲環(huán)模數(shù)轉換模塊根據(jù)B1B2分別對四個電壓分段區(qū)間的延遲線長度進行調整，參考電壓調整模塊根據(jù)B1B2分別對四個電壓分段區(qū)間的參考電壓進行調整，延遲環(huán)模數(shù)轉換模塊結合各個電壓分段區(qū)間的延遲線長度和參考電壓分別在四個電壓分段區(qū)間內(nèi)對輸入電壓Vsence進行模數(shù)轉換得到低四位二進制碼B3B4B5B6。
[0019]延遲環(huán)轉換模數(shù)模塊還是利用延遲單元的延遲時間和延遲單元的電源電壓成反比的關系的原理設計，由圖3可見，延遲環(huán)轉換模數(shù)模塊包括延遲鏈、參考延遲鏈和模數(shù)轉換單元組三個部分。下面的參考延遲鏈作為采樣信號產(chǎn)生電路，輸出的是上升沿采樣的采樣信號，對應延遲單元的電源電壓是參考電平。上面的延遲鏈通過一個或非門形成環(huán)狀結構，延遲環(huán)轉換模數(shù)模塊的控制信號和使能信號enable分別作為或非門的兩個輸入信號，非門的輸出控制輸入電壓Vsence的引入。對應延遲單元的電源電壓是輸入電壓Vsence，當使能信號enable為I時，則或非門的輸出為O，則所有延遲單元(B_sample，B_A)都清為O;當使能信號enable跳變?yōu)镺時，由于A處的信號也為O，或非門的輸出為I，這個O跳變?yōu)镮的階躍信號就會在上下兩條延遲鏈往后傳輸，當sample信號出現(xiàn)O到I的跳變階躍信號時，就會通過采樣電路對主延遲鏈進行采樣，譯碼得到輸出二進制碼B3B4B5B6。采樣之后延遲鏈的I繼續(xù)向后傳直到A點也變?yōu)镮，即或非門的一個輸入端為I，輸出B就跳變?yōu)镺』點變?yōu)镺后，上下兩個延遲鏈都從前到后依次清O，直到A點為O，則B點跳變?yōu)镮，開始下一個采樣周期。
[0020]如圖4所示的分段比較模塊，當輸入電壓Vsence的范圍很大時，延遲單元的延遲時間和電源電壓的線性度就不是很高了，但是當輸入電壓Vsence在較小的范圍內(nèi)變化時，延遲單元的電壓特性就可以近似看成線性的。所以如果將輸入電壓Vsence的范圍分成幾個較小的區(qū)間時，在每一個區(qū)間內(nèi)將輸入電壓Vsence轉換成二進制數(shù)字量，就會大大提高整個模數(shù)轉換器的轉換線性度。將輸入電壓Vsence的范圍劃分的越細，整個模數(shù)轉換器的線性度越高;但若劃分得太細，相應的電路實現(xiàn)將過于復雜;所以，綜合考慮電路實現(xiàn)的難易程度和整個模數(shù)轉換器的轉換精度等因素，我們將輸入電壓Vsence的范圍劃分為四個電壓分段區(qū)間，所對應的二進制編碼為B1B2。
[0021]參考延遲鏈需要一個參考電壓來控制采樣信號，由于電壓分段的原因以及延遲環(huán)轉換模數(shù)模塊的結構限制，所以每一個電壓分段區(qū)間的參考電壓一般取所屬電壓分段區(qū)間內(nèi)的最小電壓。如圖5所示，參考電壓的變換是一個動態(tài)的調整過程，在每一個轉換周期都會根據(jù)高兩位二進制數(shù)字量B1B2做出相適應的調整。
[0022]在不同的電壓分段區(qū)間內(nèi)，延遲環(huán)轉換模數(shù)模塊的延遲鏈和參考延遲鏈所需要的延遲單元個數(shù)是相同的，兩條延遲鏈上的延遲單元會隨著兩位二進制數(shù)字量B1B2的變化而做相應的調整，根據(jù)對應延遲的關系和當前電壓分段區(qū)間的輸入電壓來決定延遲單元的個數(shù)。延遲環(huán)模數(shù)轉換模塊根據(jù)高兩位二進制碼BI和B2分別對四個電壓分段區(qū)間的延遲線長度進行調整。如圖3所示，延遲鏈和參考延遲鏈均對應四個電壓分段區(qū)間分別分為四段，相鄰兩段之間通過一個兩路分配器連接，每個兩路分配器均通過高兩位二進制碼BI和B2確定上一段的輸出信號輸出到下一段還是直接輸出到模數(shù)轉換單元組。
[0023]從圖6可以看到所發(fā)明能完成模數(shù)轉換功能，輸入仿真信號為一斜坡信號，輸出信號為方波。
[0024]以上所述僅是本發(fā)明的優(yōu)選實施方式，應當指出:對于本技術領域的普通技術人員來說，在不脫離本發(fā)明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。
【主權項】
1.一種分段延遲環(huán)模數(shù)轉換器，其特征在于:該模數(shù)轉換器的高位采用分段線性化設計，低位采用延遲環(huán)結構，總共位數(shù)精度為6位;該模數(shù)轉換器包括采樣編碼模塊、延遲環(huán)轉換模數(shù)模塊、參考電壓調整模塊和分段比較模塊，分段比較模塊內(nèi)的基準電壓V1、V2和V3將輸入電壓￥%11?5的范圍劃分為四個電壓分段區(qū)間[￥0，￥1]、[￥1，￥2]、[￥2，￥3]和[￥3，￥4]，其中VO和V4分別為輸入電壓Vsence的下限和上限，V0<V1<V2<V3<V;4分段比較模塊根據(jù)四個電壓分段區(qū)間對輸入電壓Vsence進行模數(shù)轉換得到高兩位二進制碼BI和B2，延遲環(huán)模數(shù)轉換模塊根據(jù)高兩位二進制碼BI和B2分別對四個電壓分段區(qū)間的延遲線長度進行調整，參考電壓調整模塊根據(jù)高兩位二進制碼BI和B2分別對四個電壓分段區(qū)間的參考電壓進行調整，延遲環(huán)模數(shù)轉換模塊結合各個電壓分段區(qū)間的延遲線長度和參考電壓分別在四個電壓分段區(qū)間內(nèi)對輸入電壓Vsence進行模數(shù)轉換得到低四位二進制碼B3、B4、B5和B6。2.根據(jù)權利要求1所述的分段延遲環(huán)模數(shù)轉換器，其特征在于:所述延遲環(huán)轉換模數(shù)模塊的控制信號由該模數(shù)轉換器的內(nèi)部產(chǎn)生，延遲環(huán)轉換模數(shù)模塊的控制信號和使能信號enable分別作為或非門的兩個輸入信號，非門的輸出控制輸入電壓Vsence的引入。3.根據(jù)權利要求1所述的分段延遲環(huán)模數(shù)轉換器，其特征在于:所述延遲環(huán)轉換模數(shù)模塊包括延遲鏈、參考延遲鏈和模數(shù)轉換單元三個部分，延遲鏈用于階躍信號的延遲傳遞以得到不同電壓對應的延遲狀態(tài)，參考延遲鏈用于采樣信號的延遲作用，模數(shù)轉換單元用于將延遲狀態(tài)轉化為數(shù)字碼;延遲鏈和參考延遲鏈均對應四個電壓分段區(qū)間分別分為四段，相鄰兩段之間通過一個兩路分配器連接，每個兩路分配器均通過高兩位二進制碼BI和B2確定上一段的輸出信號輸出到下一段還是直接輸出到模數(shù)轉換單元組。
【文檔編號】H03M1/34GK105959011SQ201610422490
【公開日】2016年9月21日
【申請日】2016年6月13日
【發(fā)明人】吳建輝, 徐力, 孟楠, 縐萌, 錢文明, 李紅
【申請人】東南大學