專利名稱：一種數(shù)據(jù)傳輸快速跳頻電臺的制作方法
技術(shù)領(lǐng)域：
本發(fā)明為一種數(shù)據(jù)傳輸快速跳頻電臺的實(shí)現(xiàn)方法，屬于無線通信領(lǐng)域，涉及跳頻擴(kuò)展頻譜通信技術(shù)?？捎糜跓o線數(shù)字傳輸，并且易于擴(kuò)展為語音通信和圖像傳輸。
背景技術(shù)：
傳統(tǒng)的無線電臺，特點(diǎn)是只在單一頻點(diǎn)上通信，當(dāng)該頻點(diǎn)受到干擾時就很容易發(fā)生通信中斷的現(xiàn)象。隨著通信事業(yè)的發(fā)展，各類通信網(wǎng)的建立使得有限的頻率資源更加擁擠，相互之間的干擾尤為嚴(yán)重。因此，現(xiàn)代通信面臨的一個重要問題是抗干擾問題。跳頻技術(shù)是在電子對抗中興起的一種有效抗干擾技術(shù)，最早應(yīng)用于軍事領(lǐng)域，其特點(diǎn)是信息在傳輸過程中空間頻率不斷跳變，可有效地“躲避”其他信號的干擾。此外，跳頻系統(tǒng)還具有抗衰落性，與窄帶系統(tǒng)兼容和碼分多址性等優(yōu)點(diǎn)，使得它不僅可以用于軍事領(lǐng)域，在民用領(lǐng)域也有較大的應(yīng)用前景。

發(fā)明內(nèi)容
本發(fā)明提供了一種數(shù)據(jù)傳輸快速跳頻電臺，該跳頻電臺的特點(diǎn)是跳頻速率快，(可達(dá)每秒1000跳以上)、體積小、抗干擾性強(qiáng)。除此之外，通信頻率可以根據(jù)用戶實(shí)際需要而改變，變化范圍是175MHZ 230MHz ；跳頻帶寬支持10MHz、20MHz等多種范圍可選；頻率步進(jìn)值最小可達(dá)0. 12Hz。本發(fā)明所述的數(shù)據(jù)傳輸快速跳頻電臺，各模塊之間的連接關(guān)系及其功能如下一種數(shù)據(jù)傳輸快速跳頻電臺，由下層板跳頻電臺基帶模塊和上層板兩塊跳頻電臺射頻模塊組成，二者通過插針式接插件連接，下層板的功能包括電平轉(zhuǎn)換、芯片的寄存器配置、用戶數(shù)字信號的FSK調(diào)制和解調(diào)、數(shù)模轉(zhuǎn)換、模數(shù)轉(zhuǎn)換以及信號幅值變換，上層板進(jìn)行模擬信號處理，通過模擬集成芯片實(shí)現(xiàn)，跳頻、解跳頻、信號功率放大、濾波以及收發(fā)切換，其特征在于下層板跳頻電臺基帶模塊包括現(xiàn)場可編程門陣列FPGA電路模塊3，上層板跳頻電臺射頻模塊包括直接數(shù)字頻率合成器模塊8，模擬上變頻電路模塊9和模擬下變頻電路模塊17，其中直接數(shù)字頻率合成器模塊8是構(gòu)成跳頻電臺的核心部件，同時連接到模擬上變頻電路模塊9和模擬下變頻電路模塊17，進(jìn)行中頻信號跳頻和射頻信號解跳頻，其頻率分辨率最高可達(dá)0. 12Hz。進(jìn)一步的，該數(shù)據(jù)傳輸快速跳頻電臺的跳頻帶寬可調(diào)，根據(jù)實(shí)際需要可分別配置為5MHz、IOMHz或者20MHz，實(shí)現(xiàn)如下改變發(fā)射信號帶通濾波器模塊10和接收信號帶通濾波器模塊15的中心頻率和帶寬，帶寬根據(jù)實(shí)際需要分別設(shè)定為5MHz、IOMHz和20MHz ；通過FPGA電路模塊3配置直接數(shù)字頻率合成器模塊8的變化頻率范圍。該數(shù)據(jù)傳輸快速跳頻電臺的射頻頻率在175MHz 230MHz范圍內(nèi)可調(diào)，實(shí)現(xiàn)方法如下
通過FPGA電路模塊3設(shè)置FSK調(diào)制信號中心頻率是50MHz，通過FPGA電路模塊3 改變寫入直接數(shù)字頻率合成器模塊8的頻率字，輸出頻率在125MHz 180MHz范圍內(nèi)跳變；改變發(fā)射信號帶通濾波器模塊10和接收信號帶通濾波器模塊15中心頻率和帶
覓ο改變跳頻電臺的處理增益的方法如下通過FPGA電路模塊3修改FSK調(diào)制中兩個調(diào)制頻率的差值；通過FPGA電路模塊3修改直接數(shù)字頻率合成器模塊8的頻率范圍；改變發(fā)射信號帶通濾波器模塊10和接收信號帶通濾波器模塊15的帶寬。該跳頻電臺根據(jù)自定協(xié)議配置為定頻通信模式和快速跳頻通信模式，兩種模式下的配置方法如下跳頻電臺處于定頻發(fā)射狀態(tài)時，通過發(fā)射電臺的FPGA電路模塊3對直接數(shù)字頻率合成器模塊8的寄存器寫入配置數(shù)據(jù)和頻率值；跳頻電臺處于定頻接收狀態(tài)時，通過接收電臺的FPGA電路模塊3對直接數(shù)字頻率合成器模塊8的寄存器寫入配置數(shù)據(jù)和頻率值，接收電臺和發(fā)射電臺寫入各自直接數(shù)字頻率合成器模塊8寄存器的配置數(shù)據(jù)和頻率值保持相同；跳頻電臺處于快速跳頻發(fā)射狀態(tài)時，通過發(fā)射電臺的FPGA電路模塊3按照通信電臺事先約定好的頻率變化規(guī)律快速改變寫入直接數(shù)字頻率合成器模塊8的頻率值；跳頻電臺處于快速跳頻接收狀態(tài)時，接收電臺的FPGA電路模塊3寫入直接數(shù)字頻率合成器模塊8的頻率值與發(fā)射電臺FPGA電路模塊3寫入直接數(shù)字頻率合成器模塊8的頻率值快速變化的時候保持相同。本發(fā)明具有以下優(yōu)點(diǎn)1.系統(tǒng)中發(fā)射鏈路和接收鏈路采用同一個跳頻本振源提供跳頻本振信號，不僅節(jié)省了硬件成本，而且減少了因?yàn)楸菊裨吹臅r鐘誤差而帶來的系統(tǒng)同步誤差。在電路板的實(shí)現(xiàn)上，采用模塊化設(shè)計(jì)便于獨(dú)立進(jìn)行調(diào)試，按照各個模塊完成功能的緊密程度和數(shù)字模擬電路的隔離，整個系統(tǒng)可分為兩塊電路板實(shí)現(xiàn)，通過插針連接，減小了系統(tǒng)的面積。2.跳頻電臺的跳頻帶寬可變。通過修改發(fā)射信號帶通濾波器模塊10和接收信號帶通濾波器模塊15的帶寬，同時通過FPGA電路模塊3改變直接數(shù)字頻率合成器模塊8的頻率變化范圍即可改變跳頻帶寬。3.跳頻電臺的處理增益可調(diào)。處理增益是跳頻系統(tǒng)的跳頻帶寬與頻道帶寬之比， 它是綜合跳頻電臺抗干擾能力的一個指標(biāo)。頻道帶寬是跳頻電臺在一個頻點(diǎn)時占用的頻譜寬度。對于FSK調(diào)制來說，其頻道帶寬Af約為Af= I f2-f\ I +2fs其中，f\、f2分別為信源傳輸“0”符號和“1”符號時所對應(yīng)的調(diào)制頻率，fs為信源信號的傳輸速率。在信源速率fs固定的情況下，通過FPGA電路模塊3改變FSK調(diào)制的兩個頻率值4和4，即可對頻道帶寬Δ ·進(jìn)行調(diào)整。由于跳頻帶寬和頻道帶寬均可變，因此可以將處理增益調(diào)整到用戶需要的值。4.跳頻電臺的頻率分辨率高。直接數(shù)字頻率合成器模塊8的頻率分辨率最高可達(dá) 0. 12Hz,因此跳頻電臺的頻率分辨率最高可達(dá)到0. 12Hz。


圖1跳頻通信系統(tǒng)原理框圖；圖2跳頻電臺總體結(jié)構(gòu)框圖；圖3跳頻電臺基帶模塊結(jié)構(gòu)框圖；圖4跳頻電臺射頻模塊結(jié)構(gòu)框圖；圖5FPGA電路模塊組成框圖；圖6直接數(shù)字頻率合成器模塊結(jié)構(gòu)框圖。
具體實(shí)施例方式跳頻電臺可以分下層板和上層板兩塊電路板實(shí)現(xiàn)。下面參照附圖具體說明跳頻帶寬是10MHz，跳頻范圍是210MHz 220MHz，跳頻速率是1000跳每秒以上的數(shù)據(jù)傳輸快速跳頻電臺的實(shí)現(xiàn)方法。圖1所示為跳頻通信系統(tǒng)原理框圖，系統(tǒng)工作模式為半雙工模式，通過雙工器將接收鏈路和發(fā)送鏈路連接起來，實(shí)現(xiàn)了收發(fā)切換。跳頻電臺總體結(jié)構(gòu)框圖如圖2所示，基帶模塊主要功能是進(jìn)行收發(fā)控制和寄存器配置，射頻模塊主要功能是完成射頻信號處理，提供電源等。圖3所示是本發(fā)明下層板跳頻電臺基帶模塊的結(jié)構(gòu)框圖，圖4所示是上層板跳頻電臺射頻模塊的結(jié)構(gòu)框圖。兩個電路板通過插針連接。下層板完成的功能包括電平轉(zhuǎn)換、 芯片的寄存器配置、用戶數(shù)字信號的FSK調(diào)制和解調(diào)、數(shù)模轉(zhuǎn)換、模數(shù)轉(zhuǎn)換以及信號幅值變換等功能。上層板主要是模擬信號處理，通過模擬集成芯片以及定制濾波器模塊實(shí)現(xiàn)，主要功能包括跳頻、解跳頻、信號功率放大、濾波以及收發(fā)切換等功能。上層板包括電平轉(zhuǎn)換模塊1、串行數(shù)據(jù)端口 2、現(xiàn)場可編程門陣列FPGA電路模塊3、數(shù)模轉(zhuǎn)換電路模塊4、時鐘分配電路模塊5、模數(shù)轉(zhuǎn)換電路模塊6、可控增益放大電路模塊7 ；下層板包括直接數(shù)字頻率合成器模塊8、模擬上變頻電路模塊9、發(fā)射信號帶通濾波器模塊10、功率放大器模塊11、低通濾波器模塊12、天線13、電子切換開關(guān)模塊14、接收信號帶通濾波器模塊15、低噪聲放大器模塊16、模擬下變頻電路模塊17、基帶信號帶通濾波器模塊18。上層板和下層板通過插針接插件和SMA數(shù)據(jù)線連接。其中，上層板和下層板的信號連接線信號1和信號2，通過SMA數(shù)據(jù)線連接；控制線1和控制線2通過插針接插件連接。各個電路模塊的連接關(guān)系如圖3和圖4所示。參照圖3，通過一個串行數(shù)據(jù)端口 2與計(jì)算機(jī)終端進(jìn)行數(shù)據(jù)傳輸。二進(jìn)制數(shù)字信號通過串行數(shù)據(jù)端口 2送入FPGA電路模塊3后，在FPGA內(nèi)部進(jìn)行FSK調(diào)制，調(diào)制后的數(shù)字信號經(jīng)過一個高速的數(shù)模轉(zhuǎn)換芯片進(jìn)行數(shù)模轉(zhuǎn)換，轉(zhuǎn)換為可以進(jìn)行模擬上變頻的信號1，其中心頻率為40MHz。信號1通過插針?biāo)屯蠈影暹M(jìn)行上變頻和濾波等處理。直接數(shù)字頻率合成器模塊8通過控制線1與FPGA電路模塊3連接，電子切換開關(guān)模塊14通過控制線2與FPGA連接。FPGA向直接數(shù)字頻率合成器模塊8寫入數(shù)據(jù)可以控制直接數(shù)字頻率合成器模塊8輸出相應(yīng)頻率的正弦信號，如果電臺需要設(shè)置為跳頻通信狀態(tài)，則FPGA按照一組頻率集(即跳頻圖案)依次改變送入直接數(shù)字頻率合成器模塊8的值， 此時直接數(shù)字頻率合成器模塊8輸出的正弦信號頻率就會快速地跳變。為了實(shí)現(xiàn)射頻頻率在210MHz 220MHz范圍內(nèi)變化，通過FPGA電路模塊3控制直接數(shù)字頻率合成器模塊8的輸出信號頻率，其變化范圍是170MHz 180MHz。FPGA向電子切換開關(guān)模塊14寫入數(shù)據(jù)可以改變電子切換開關(guān)模塊14與低通濾波器模塊12和接收信號帶通濾波器模塊15的連接狀態(tài)，其功能是實(shí)現(xiàn)收發(fā)狀態(tài)的切換。參照圖4，來自下層板的信號1與直接數(shù)字頻率合成器模塊8產(chǎn)生的載波信號在模擬上變頻電路模塊9進(jìn)行模擬混頻，模擬上變頻電路模塊9輸出端會產(chǎn)生信號1與載波信號的和頻與差頻，經(jīng)過發(fā)射信號帶通濾波器模塊10將差頻信號濾掉，只保留需要的跳頻頻率，然后通過功率放大器模塊11進(jìn)行信號功率放大，再經(jīng)過低通濾波器模塊12濾除雜波。 本電臺中發(fā)射信號帶通濾波器模塊10中心頻率是215MHz，帶寬10MHz。電臺處于發(fā)送狀態(tài)時，電子切換開關(guān)模塊14與低通濾波器模塊12連通，信號即可通過天線13發(fā)射出去。電臺處于接收狀態(tài)時，電子切換開關(guān)模塊14與接收信號帶通濾波器15連通。接收帶通濾波器模塊15的性能指標(biāo)參數(shù)與發(fā)射帶通濾波器模塊10相同，因此只保留頻率在 210MHz 220MHz范圍內(nèi)的信號，帶外信號功率均受到衰減。接收到的信號經(jīng)過低噪聲放大器模塊16進(jìn)行功率放大，然后與直接數(shù)字頻率合成器模塊8產(chǎn)生的載波信號在模擬下變頻電路模塊17進(jìn)行模擬混頻。直接數(shù)字頻率合成器模塊8兩個通道可以獨(dú)立進(jìn)行控制，此時需要根據(jù)相應(yīng)的跳頻同步方案使接收電臺直接數(shù)字頻率合成器模塊8送往接收鏈路的載波信號頻率值與發(fā)送電臺直接數(shù)字頻率合成器模塊8送往發(fā)射鏈路的載波信號頻率值同步變化，即可完成解跳頻。模擬下變頻后的信號送往基帶帶通濾波器模塊18進(jìn)行濾波處理?；鶐V波器模塊18中心頻率是40MHz，帶寬2MHz。濾波后的信號即信號2通過插針?biāo)屯聦影暹M(jìn)行進(jìn)一步處理。參照圖3，來自上層板的信號2，首先在可控增益放大電路模塊7處進(jìn)行幅值放大或縮小，以便于模數(shù)轉(zhuǎn)換電路模塊6對信號進(jìn)行處理。模數(shù)轉(zhuǎn)換電路模塊6可將模擬信號轉(zhuǎn)換為12位的數(shù)字信號，然后送往FPGA電路模塊2進(jìn)行FSK解調(diào)，恢復(fù)出原始的數(shù)據(jù)信息。 恢復(fù)出的二進(jìn)制數(shù)據(jù)信息最后通過串行數(shù)據(jù)端口 2送往計(jì)算機(jī)終端。至此完成整個工作的過程。跳頻電臺的跳頻頻率在175MHz 230MHz范圍內(nèi)可調(diào)，且?guī)捒筛鶕?jù)實(shí)際需要配置為5MHz、10MHz以及20MHz等。上述過程中，通過FPGA電路模塊3與數(shù)模轉(zhuǎn)換電路模塊 4產(chǎn)生頻率為40MHz的信號1，通過FPGA電路模塊3修改直接數(shù)字頻率合成器模塊8的寄存器值，產(chǎn)生的載波信號頻率值為170MHz 180MHz快速跳變，同時發(fā)射信號帶通濾波器模塊10和接收信號帶通濾波器模塊15的帶寬定制為10MHz，即實(shí)現(xiàn)了跳頻帶寬是IOMHzJfe 頻范圍是210MHz 220MHz的跳頻通信。通過與此類似的過程，即可將跳頻電臺的跳頻帶寬配置為其他所需的頻率范圍。跳頻電臺的處理增益可調(diào)通過FPGA電路模塊3修改FSK調(diào)制中兩個調(diào)制頻率的差值，同時通過FPGA電路模塊3修改直接數(shù)字頻率合成器模塊8的頻率范圍，改變發(fā)射信號帶通濾波器模塊10和接收信號帶通濾波器模塊15的帶寬。跳頻電臺采用FPGA作為系統(tǒng)的控制核心，完成的功能較多，而且FSK調(diào)制頻率較高，因此，F(xiàn)PGA在選型上要在性能上滿足系統(tǒng)指標(biāo)的要求并留有一定量。圖5為FPGA電路模塊組成框圖，主要包括配置電路、時鐘電路、RS232接口電路、復(fù)位開關(guān)和控制開關(guān)、濾波(去耦)電路、鎖相環(huán)電路以及射頻模塊及外設(shè)接口電路等。配置電路用來向FPGA寫入程序，RS232接口電路用來與計(jì)算機(jī)進(jìn)行數(shù)據(jù)通信，復(fù)位開關(guān)和控制開關(guān)用來對系統(tǒng)進(jìn)行復(fù)位和其他控制操作，濾波(去耦)電路作用是濾除電源紋波，鎖相環(huán)電路作用是實(shí)現(xiàn)系統(tǒng)時鐘的分頻和倍頻。FPGA電路模塊3、數(shù)模轉(zhuǎn)換電路模塊4以及模數(shù)轉(zhuǎn)換電路模塊6的工作時鐘由時鐘分配電路模塊5提供，這種設(shè)計(jì)的優(yōu)點(diǎn)是這三者的工作時鐘能夠精確地保持同步，很好地完成FSK調(diào)制、FSK解調(diào)，同時為跳頻電臺其他軟件功能的實(shí)現(xiàn)提供了很大的方便，避免了使用FPGA系統(tǒng)時鐘的分頻或倍頻為數(shù)模轉(zhuǎn)換電路模塊4和模數(shù)轉(zhuǎn)換電路模塊6 提供工作時鐘所帶來的時鐘不同步。圖6為直接數(shù)字頻率合成器模塊結(jié)構(gòu)框圖。模塊的核心器件為直接數(shù)字頻率合成器芯片，外接高精度晶振為其提供精準(zhǔn)的時鐘源。為了給直接數(shù)字頻率合成器芯片提供穩(wěn)定的工作電壓，來自電平轉(zhuǎn)換模塊1的3. 3V和1. 8V電源信號經(jīng)過電源濾波電路后與芯片連接。該模塊中寄存器配置接口用于對直接數(shù)字頻率合成器芯片寄存器進(jìn)行配置，生成具有特定頻率、幅值和相位的信號。在整個電臺中，通過控制線1來實(shí)現(xiàn)對該模塊的配置。直接數(shù)字頻率合成器芯片雙通道輸出外接200MHz低通濾波電路，以便濾除高頻雜散信號，提供比較純凈的本振信號供給跳頻電臺的其他電路模塊。由于直接數(shù)字頻率合成器芯片頻率切換時間小于1 μ s，所以可以實(shí)現(xiàn)每秒1000次以上的頻率變化。整個電臺需要外部5V直流供電，通過下層板的電源轉(zhuǎn)換模塊，將5V電平轉(zhuǎn)換為 5V、3. 3V、1. 8V、2. 5V、1. 2V供給各個模塊正常工作。本發(fā)明特點(diǎn)是體積小，可編程靈活性大。最后應(yīng)當(dāng)說明的是以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非對其限制；盡管參照較佳實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，所屬領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解依然可以對本發(fā)明的具體實(shí)施方式
進(jìn)行修改或者對部分技術(shù)特征進(jìn)行等同替換；而不脫離本發(fā)明技術(shù)方案的精神，其均應(yīng)涵蓋在本發(fā)明請求保護(hù)的技術(shù)方案范圍當(dāng)中。
權(quán)利要求
1.一種數(shù)據(jù)傳輸快速跳頻電臺，由下層板跳頻電臺基帶模塊和上層板兩塊跳頻電臺射頻模塊組成，二者通過插針式接插件連接，下層板的功能包括電平轉(zhuǎn)換、芯片的寄存器配置、用戶數(shù)字信號的FSK調(diào)制和解調(diào)、數(shù)模轉(zhuǎn)換、模數(shù)轉(zhuǎn)換以及信號幅值變換，上層板進(jìn)行模擬信號處理，通過模擬集成芯片實(shí)現(xiàn)，跳頻、解跳頻、信號功率放大、濾波以及收發(fā)切換， 其特征在于下層板跳頻電臺基帶模塊包括現(xiàn)場可編程門陣列FPGA電路模塊(3)，上層板跳頻電臺射頻模塊包括直接數(shù)字頻率合成器模塊(8)，模擬上變頻電路模塊(9)和模擬下變頻電路模塊(17)，直接數(shù)字頻率合成器模塊(8)是構(gòu)成跳頻電臺的核心部件，同時連接到模擬上變頻電路模塊(9)和模擬下變頻電路模塊(17)，進(jìn)行中頻信號跳頻和射頻信號解跳頻，其頻率分辨率最高可達(dá)0. 12Hz。
2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸快速跳頻電臺，其特征在于該數(shù)據(jù)傳輸快速跳頻電臺還包括發(fā)射信號帶通濾波器模塊(10)和接收信號帶通濾波器模塊(15)，這兩個濾波器模塊的帶寬可以根據(jù)發(fā)射信號帶寬不同而定制改變發(fā)射信號帶通濾波器模塊(10)和接收信號帶通濾波器模塊(15)的中心頻率和帶寬，帶寬根據(jù)實(shí)際需要分別設(shè)定為5MHz、IOMHz和20MHz ；通過FPGA電路模塊(3)配置直接數(shù)字頻率合成器模塊(8)的變化頻率范圍。
3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸快速跳頻電臺，其特征在于射頻頻率在 175MHz 230MHz范圍內(nèi)，實(shí)現(xiàn)如下通過FPGA電路模塊(3 )設(shè)置FSK調(diào)制信號中心頻率是50MHz，通過FPGA電路模塊(3 ) 改變寫入直接數(shù)字頻率合成器模塊(8)的頻率字，輸出頻率在125MHfl80MHz范圍內(nèi)跳變； 改變發(fā)射信號帶通濾波器模塊(10)和接收信號帶通濾波器模塊(15)中心頻率和帶寬。
4.根據(jù)權(quán)利要求1所述的數(shù)據(jù)傳輸快速跳頻電臺，其特征在于跳頻電臺的處理增益可變，實(shí)現(xiàn)如下通過FPGA電路模塊(3)修改ΚΚ調(diào)制中兩個調(diào)制頻率的差值；通過FPGA電路模塊(3)修改直接數(shù)字頻率合成器模塊(8)的頻率范圍；改變發(fā)射信號帶通濾波器模塊(10)和接收信號帶通濾波器模塊(15)的帶寬。
5.根據(jù)權(quán)利要求書1所述的數(shù)據(jù)傳輸快速跳頻電臺，其特征在于該跳頻電臺根據(jù)自定協(xié)議配置為定頻通信模式和快速跳頻通信模式跳頻電臺處于定頻發(fā)射狀態(tài)時，通過發(fā)射電臺的FPGA電路模塊(3)對直接數(shù)字頻率合成器模塊(8)的寄存器寫入配置數(shù)據(jù)和頻率值；跳頻電臺處于定頻接收狀態(tài)時，通過接收電臺的FPGA電路模塊(3 )對直接數(shù)字頻率合成器模塊(8)的寄存器寫入配置數(shù)據(jù)和頻率值，接收電臺和發(fā)射電臺寫入各自直接數(shù)字頻率合成器模塊(8)寄存器的配置數(shù)據(jù)和頻率值保持相同；跳頻電臺處于快速跳頻發(fā)射狀態(tài)時，通過發(fā)射電臺的FPGA電路模塊(3)按照通信電臺事先約定好的頻率變化規(guī)律快速改變寫入直接數(shù)字頻率合成器模塊(8)的頻率值；跳頻電臺處于快速跳頻接收狀態(tài)時，接收電臺的FPGA電路模塊(3)寫入直接數(shù)字頻率合成器模塊(8)的頻率值與發(fā)射電臺FPGA電路模塊(3)寫入直接數(shù)字頻率合成器模塊(8) 的頻率值快速變化的時候保持相同。
全文摘要
一種數(shù)據(jù)傳輸快速跳頻電臺，可以根據(jù)用戶實(shí)際要求，對濾波器等電路作相應(yīng)修改，即可實(shí)現(xiàn)175MHz到240MHz寬頻段范圍內(nèi)的無線跳頻通信。電臺跳頻帶寬可調(diào)，支持5MHz、10MHz和20MHz等帶寬，跳頻速率可達(dá)1000跳每秒以上，頻率步進(jìn)值最小可達(dá)0.12Hz。本發(fā)明在結(jié)構(gòu)上可分為基帶模塊和射頻模塊兩部分，基帶模塊位于射頻模塊下方，二者通過插針連接。其中，射頻模塊采用雙通道的直接數(shù)字頻率合成器及其相應(yīng)的信號調(diào)理電路作為跳頻本振，具有跳頻速率快和精度高的優(yōu)點(diǎn)。本電臺可以根據(jù)自定協(xié)議實(shí)現(xiàn)定頻通信和快速跳頻通信，具有體積小、跳頻速率快、抗干擾性強(qiáng)的優(yōu)點(diǎn)。
文檔編號H04B1/7136GK102386946SQ20111032487
公開日2012年3月21日 申請日期2011年10月24日 優(yōu)先權(quán)日2011年10月24日
發(fā)明者樂磊, 劉學(xué), 呂咸亮, 呂英明, 李曜良, 熊俊, 王小慶 申請人:北京正唐科技有限責(zé)任公司