視頻實時邊緣檢測系統(tǒng)的制作方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及視頻檢測系統(tǒng)，尤其涉及一種視頻實時邊緣檢測系統(tǒng)。
【背景技術(shù)】
[0002] 隨著科技的發(fā)展，視頻采集系統(tǒng)越來越廣泛的應(yīng)用于各個領(lǐng)域，如體育直播、視頻 會議、導(dǎo)彈的電視制導(dǎo)等等。而圖像邊緣是圖像的基本特征之一，其中包含了很重要的邊界 信息，送些信息是圖像分析、目標(biāo)識別的基礎(chǔ)。在交通信息控制應(yīng)用領(lǐng)域中，邊緣檢測已經(jīng) 是車牌識別、車流量監(jiān)控、自動導(dǎo)航等技術(shù)中的重要環(huán)節(jié)。通過有效的邊緣檢測，可W大大 簡化后續(xù)圖像處理過程對圖像信息的分析工作。對于視頻圖像的邊緣檢測，若采用軟件方 式實現(xiàn)由于受到系統(tǒng)處理速度的限制，容易出現(xiàn)斷頓現(xiàn)象，送對于要求實時處理的情況下 將是一個很大的缺陷。硬件實現(xiàn)主要有基于專用芯片、基于DSP和基于FPGA的H種處理方 式?；趯Ｓ眯酒绞讲⒉贿m合前期產(chǎn)品的開發(fā)?；贒SP的方式在運算速度、數(shù)據(jù)吞吐 量等方面有限制。

【發(fā)明內(nèi)容】

[0003] 本發(fā)明的技術(shù)效果能夠克服上述缺陷，提供一種基于FPGA的視頻實時邊緣檢測 系統(tǒng)，其利用FPGA良好的并行結(jié)構(gòu)，使計算速率得到了很大的提升，達(dá)到了系統(tǒng)的實時性 要求。
[0004] 為實現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案：其包括主控FPGA模塊、攝像頭、 SDRAM模塊、VGA液晶顯示器，主控FPGA模塊分別與攝像頭、SDRAM模塊、VGA液晶顯示器連 接；其中主控FPGA模塊包括I化配置模塊、視頻數(shù)據(jù)采集模塊、SDRAM控制模塊、Sobel邊緣 檢測模塊和VGA控制模塊，F(xiàn)PGA首先通過I化總線完成對攝像頭的初始化，然后將采集到的 數(shù)據(jù)通過視頻數(shù)據(jù)采集模塊轉(zhuǎn)換成RGB565標(biāo)準(zhǔn)的視頻數(shù)據(jù)，圖像數(shù)據(jù)通過FIFOJN模塊在 SDRAM模塊中進(jìn)行緩沖，Sobel邊緣檢測模塊通過FIF0_0UT模塊讀取數(shù)據(jù)并進(jìn)行處理，VGA 控制模塊控制VGA接口的行同步和場同步信號完成VGA顯示。
[0005] 主控 FPGA 模塊采用 EP4CE115F29CN7 型號。
[0006] 攝像頭采用0V7670型號。
[0007] 本發(fā)明設(shè)計了一個基于FPGA的視頻實時邊緣檢測系統(tǒng)，利用FPGA良好的并行結(jié) 構(gòu)，使計算速率得到了很大的提升，達(dá)到了系統(tǒng)的實時性要求。實現(xiàn)了 VGA分辨率視頻在液 晶屏上的彩色顯示、灰度顯示、邊緣檢測圖像顯示。該系統(tǒng)速度快，精度高，能夠很好的應(yīng)用 在目標(biāo)識別、目標(biāo)跟蹤、智能視頻監(jiān)控等領(lǐng)域。
【附圖說明】
[000引圖1為系統(tǒng)整體結(jié)構(gòu)框圖；
[0009] 圖2為I2C傳輸時序圖；
[0010] 圖3為數(shù)據(jù)采集時序仿真圖；
[0011] 圖4為Sobel梯度算子；
[0012] 圖5為卷積硬件結(jié)構(gòu)圖；
[0013] 圖6為Si即altap II抓取VGA時序圖。
【具體實施方式】
[0014] 本發(fā)明所要解決的技術(shù)問題是提出一種基于FPGA的視頻實時邊緣檢測系統(tǒng)的設(shè) 計。
[0015] 一、系統(tǒng)的總體設(shè)計
[0016] 本系統(tǒng)基于一片Altera公司的切CloneIV系列EP4CE115F29CN7主控FPGA，系統(tǒng) 的整體結(jié)構(gòu)框圖如圖1所示。主要包括：攝像頭I2C配置模塊、視頻數(shù)據(jù)采集模塊、SDRAM 控制模塊、Sobel邊緣檢測模塊和VGA控制模塊。FPGA首先通過I2C總線完成對0V7670的 初始化，然后將采集到的數(shù)據(jù)通過視頻數(shù)據(jù)采集模塊轉(zhuǎn)換成RGB565標(biāo)準(zhǔn)的視頻數(shù)據(jù)，圖像 數(shù)據(jù)通過FIFOJN模塊在SDRAM中進(jìn)行緩沖，Sobel邊緣檢測模塊通過FIF0_0UT模塊讀取 數(shù)據(jù)并進(jìn)行處理，VGA控制模塊控制VGA接口的行同步和場同步信號完成VGA顯示。
[0017] 二、視頻采集與邊緣檢測子模塊 [001引 I化配置模塊
[0019] 本系統(tǒng)采用OmniVision公司的0V7670送一款CMOS傳感器，為系統(tǒng)提供視頻信 號。通過SCCB(SerialCameraControlBus)總線對0V7670的共201個控制寄存器進(jìn)行配 置，來改變輸出數(shù)據(jù)的格式、視頻分辨率、傳輸方式，調(diào)整圖像的白平衡、飽和度、色度、伽瑪 曲線等。兩線制的SCCB總線與I化總線相同，都是雙向兩線制同步串行總線。！化傳輸時 序如圖2所示，I 2C_S化K就等同于SCCB中的SI0C、I2C_SDAT就等同于SCCB中的SI0D，模 塊每次傳輸24位數(shù)據(jù)，前8位為從設(shè)備地址（0x42代表寫寄存器，0x43代表度寄存器），中 間8位是從設(shè)備寄存器地址，最后8位是對寄存器進(jìn)行配置的數(shù)據(jù)。
[0020] 視頻數(shù)據(jù)采集模塊
[0021] 視頻數(shù)據(jù)采集模塊，主要是通過FPGA配合CMOS攝像頭0V7670的行、場同步信號 采集圖像數(shù)據(jù)。首先通過配置控制寄存器，控制0V7670輸出視頻數(shù)據(jù)為RGB565格式。因 為0V7670數(shù)據(jù)位寬為8,視頻數(shù)據(jù)采集模塊主要是將采集到的前后2個8位數(shù)據(jù)合并成一 個16位數(shù)據(jù)，W方便數(shù)據(jù)在SDRAM中的緩存W及后續(xù)模塊的處理。如圖3所示為數(shù)據(jù)采集 ModelSim時序仿真圖。
[0022] SDRAM控制模塊
[002引 SDRAM模塊主要有FIFO和片外SDRAM兩部分組成，因為CMOS攝像頭0V7670采集的 數(shù)據(jù)速率和SDRAM讀寫速率是不一樣的，為了匹配送兩個不同傳輸速率的模塊，其中必須 添加一個FIFO存儲器。其中FIFO不需要單獨通過語言描述得到，只需要通過MegaWizard 工具配置得到。本設(shè)計中用到的SDRAM為DE2-115開發(fā)板上的兩個64M字節(jié)SDRAM，其中 每個SDRAM又包含4個BANK。SDRAM行地址線和列地址線是復(fù)用13位的地址總線，在讀寫 時，先要激活某個BANK,接著鎖存行地址，最后在讀寫指令有效時鎖存列地址。SDRAM的最 高讀寫速率可達(dá)到166MHz，本系統(tǒng)中應(yīng)用為lOOMHz，同時每個時鐘上升沿又可讀寫16bit 數(shù)據(jù)，因此SDRAM完全可W實現(xiàn)數(shù)據(jù)的無縫緩沖工作。
[0024] Sobel邊緣檢測模塊
[0025] 圖像邊緣是一幅圖像中灰度變化比較劇烈的區(qū)域，計算灰度圖像中各區(qū)域的梯度 幅值可W用來判定圖像的邊緣信息。設(shè)圖像的亮度為f(x，y)，則梯度可W定義如下：
[0026] 7▽巧X , y)寸/-(X , y>' ^, ,''/(X ? y}/ 叫叫/:<化，y),
[0027] 幅值為；I ▽ f (X，y) I = [f? (X，y)，f/ (X，y) ] 1"........................ (2)
[0028] 方向為：日=arctan [fy (X, y)/fx (X, y) ].................................... (3)
[0029] Sobel邊緣檢測便是是基于梯度的檢測，其利用Sobel算子如圖4所示Gx與Gy， 在3X3的圖像鄰域內(nèi)和亮度數(shù)據(jù)做卷積運算，表達(dá)式如下：
[0032] 用硬件做邊緣檢測，由于是實時處理，SDRAM中緩存的數(shù)據(jù)只是連續(xù)視頻圖像中一 頓圖像，而且視頻數(shù)據(jù)還不停的從攝像頭中傳過來，因此就不能像軟件處理郝樣先建立一 個二維的數(shù)據(jù)陣列，送樣就必須采用流水線方式進(jìn)行運算，流水線數(shù)目和每次參加運算的 像素數(shù)目相等，送里就總共需要9條流水線。為此?？谠O(shè)計了 3Line_Buffer來完成式（4) 與式（5)的運算，3 條 Line_Buffer 由 MegaWizard 中配置的 altshift_t油完成，altshift_ t油實際上就是一個移位寄存器，因為視頻分辨率為640 X 480像素，所W每條Line_Buffer 實際是向后移位一整行，也就是640個像素值。送樣就等同于3條Line_Buffer中的數(shù)據(jù) 視頻圖像中相她鄰的H行圖像數(shù)據(jù)，送3行數(shù)據(jù)再與Sobel算子做卷積。如圖5所示為卷 積運算硬件結(jié)構(gòu)圖，其中Pe - Pi為像素數(shù)據(jù)，Xg - Xi為Sobel梯度算子。乘法與并行加法 部分分別有 MegaWizard 配置的 altmult_add 和 parallel_add 完成。
[0033] VGA顯示模塊
[0034] VGA顯示器的顯示采用逐行掃描，從屏幕左上方開始，從左到右，從上到下掃描。每 一行的現(xiàn)實受到行同步信號（HRE巧控制，每一頓的信號受到場同步信號（VSYNC)控制。本 系統(tǒng)中CMOS攝像頭采集圖像分辨率為640X480像素，VGA化40X480)的工業(yè)標(biāo)準(zhǔn)為行掃 描；Ta (同步脈沖）=96, Tb (行消隱后肩）=40，Tc = 8, Td (有效時序）=640, Te = 80, Tf (行消隱前肩）=8, Tg(行周期）= 800;場掃描；Ta(同步脈沖）=2,町（場消隱 后肩）=25, Tc = 8, Td(有
[0035] 效時序）=480, Te = 8, Tf (場消隱前肩）=2, Tg(場周期）=525。圖6為由 SignalTapII抓取的VGA時序圖，其中最后一行數(shù)據(jù)為當(dāng)前一頓視頻所顯示的行數(shù)統(tǒng)計。
【主權(quán)項】
1. 一種基于FPGA的視頻實時邊緣檢測系統(tǒng)，其特征在于，包括主控FPGA模塊、攝像頭、 SDRAM模塊、VGA液晶顯示器，主控FPGA模塊分別與攝像頭、SDRAM模塊、VGA液晶顯示器連 接；其中主控FPGA模塊包括I 2C配置模塊、視頻數(shù)據(jù)采集模塊、SDRAM控制模塊、Sobel邊緣 檢測模塊和VGA控制模塊，F(xiàn)PGA首先通過I 2C總線完成對攝像頭的初始化，然后將采集到的 數(shù)據(jù)通過視頻數(shù)據(jù)采集模塊轉(zhuǎn)換成RGB565標(biāo)準(zhǔn)的視頻數(shù)據(jù)，圖像數(shù)據(jù)通過FIF0_IN模塊在 SDRAM模塊中進(jìn)行緩沖，Sobel邊緣檢測模塊通過FIF0_0UT模塊讀取數(shù)據(jù)并進(jìn)行處理，VGA 控制模塊控制VGA接口的行同步和場同步信號完成VGA顯示。2. 根據(jù)權(quán)利要求1所述的基于FPGA的視頻實時邊緣檢測系統(tǒng)，其特征在于，主控FPGA 模塊采用EP4CE115F29CN7型號。3. 根據(jù)權(quán)利要求1所述的基于FPGA的視頻實時邊緣檢測系統(tǒng)，其特征在于，攝像頭采 用0V7670型號。
【專利摘要】本發(fā)明涉及視頻檢測系統(tǒng)，本發(fā)明的基于FPGA的視頻實時邊緣檢測系統(tǒng)，包括主控FPGA模塊、攝像頭、SDRAM模塊、VGA液晶顯示器，主控FPGA模塊分別與攝像頭、SDRAM模塊、VGA液晶顯示器連接；其中主控FPGA模塊包括I2C配置模塊、視頻數(shù)據(jù)采集模塊、SDRAM控制模塊、Sobel邊緣檢測模塊和VGA控制模塊，F(xiàn)PGA首先通過I2C總線完成對攝像頭的初始化，然后將采集到的數(shù)據(jù)通過視頻數(shù)據(jù)采集模塊轉(zhuǎn)換成RGB565標(biāo)準(zhǔn)的視頻數(shù)據(jù)，圖像數(shù)據(jù)通過FIFO_IN模塊在SDRAM模塊中進(jìn)行緩沖。本發(fā)明系統(tǒng)速度快，精度高，能夠很好的應(yīng)用在目標(biāo)識別、目標(biāo)跟蹤、智能視頻監(jiān)控等領(lǐng)域。
【IPC分類】G06T7/20, H04N7/18
【公開號】CN105635648
【申請?zhí)枴緾N201410588321
【發(fā)明人】奚彩維, 黃志賢
【申請人】江蘇綠揚(yáng)電子儀器集團(tuán)有限公司
【公開日】2016年6月1日
【申請日】2014年10月28日