一種射頻測試結構及射頻測試方法
【技術領域】
[0001]本發(fā)明涉及半導體制造工藝,尤其涉及一種射頻測試結構及射頻測試方法。
【背景技術】
[0002]晶圓加工過程中,為了確保器件的質量,需要對晶圓進行在線射頻測試。因此待測器件(Device Under Test,簡稱DUT)的測試結構必須謹慎設計并搭配精準的探針機臺。由于測試得到的數據不可避免的包含寄生(parasitic)參數,為了得到器件的本質特性,需要采用合適的方法去除這些寄生元件的影響。去除寄生元件的步驟就是去嵌化(de-embedding)。針對不同的測試結構,有不同的去嵌化方法,常用的是開路短路(open-short)法,此方法分別以一開路與短路測試結構來扣除接觸針墊與金屬連線的并聯(lián)導納以及串聯(lián)阻抗效應。
[0003]如圖1所示,其中示出了根據現(xiàn)有技術的射頻測試的兩端口測試結構?,F(xiàn)有技術測試結構包括第一接口板1la和第二接口板101b,其中第一接口板和第二接口板分別具有兩個接地測試焊盤G和一個信號測試焊盤S,兩個接口板的接地測試焊盤G均接地,從而可知實際上這些接地測試焊盤是連接在一起的,信號測試焊盤S用于輸入測試信號。待測器件(Device Under Test,簡稱DUT)102設置于第一接口板1la和第二接口板1lb之間。通過第一金屬連線將DUT與第一接口板1la上信號測試焊盤S相連,通過第二金屬連線將DUT與第二接口板1lb上信號測試焊盤S相連,通過第三金屬連線、第四金屬連線將DUT與接地測試焊盤G相連。
[0004]利用上述測試結構進行射頻測試,則總的射頻參數(Ytotall)等于待測器件的射頻參數(Ydut)與可去除寄生的射頻參數(Ytjpen)和去嵌化誤差(Yctm)三者之和,即:
[0005]Ytotall=Ydut+Yopen+Yerror ( 1 )
[0006]而去嵌結構的射頻參數(Ydranbedl)等于總的射頻參數與可去除寄生的射頻參數之差,即:
[0007]Ydeembedl-Ytotall-Yopen (2)
[0008]由公式(I)和(2)可推出
Ydeembed Ydeembedl =YdUt+Yerror
[0009]然而傳統(tǒng)的開路短路去嵌化技術仍然不能將寄生參數完全的移除,因此測試結構的設計對于獲得更精確的射頻參數變的越來越重要。
[0010]因此,為了解決現(xiàn)有技術中的上述技術問題,有必要提出一種新的測試結構。
【發(fā)明內容】
[0011]在
【發(fā)明內容】
部分中引入了一系列簡化形式的概念,這將在【具體實施方式】部分中進一步詳細說明。本發(fā)明的
【發(fā)明內容】
部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征,更不意味著試圖確定所要求保護的技術方案的保護范圍。
[0012]為了解決現(xiàn)有技術中存在的問題,本發(fā)明的一方面提出了一種射頻測試結構,包括:
[0013]第一信號測試焊盤,第一接地測試焊盤和第二接地測試焊盤,其中所述第一信號測試焊盤設置于所述第一接地焊盤和第二接地焊盤之間;
[0014]第一待測器件和第二待測器件,所述第一待測器件和所述第二待測器件結構設計完全相同,對稱設置于所述第一接地測試焊盤、所述第一信號測試焊盤和所述第二接地測試焊盤之間,其中所述第一待測器件通過第一互連電連接至所述第一接地測試焊盤,通過第二互連電連接至所述第一信號測試焊盤;所述第二待測器件通過第四互連電連接至所述第二接地測試焊盤,通過第三互連電連接至所述第一信號測試焊盤。
[0015]進一步,還包括第二信號測試焊盤、第三接地測試焊盤和第四接地測試焊盤,其中所述第二信號測試焊盤設置于所述第三接地測試焊盤和所述第四接地測試焊盤之間。
[0016]進一步,所述第一待測器件和第二待測器件設置于所述第三接地測試焊盤、所述第二信號測試焊盤和所述第四接地測試焊盤之間,關于所述第一信號測試焊盤和所述第二信號測試焊盤的中心點連線軸對稱,其中所述第一待測器件通過第五互連電連接至所述第三接地測試焊盤,通過第六互連電連接至所述第二信號測試焊盤;所述第二待測器件通過第八互連電連接至所述第四接地測試焊盤,通過第七互連電連接至所述第二信號測試焊盤。
[0017]本發(fā)明的另一個方面提出了一種射頻測試方法,采用了上述的測試結構來執(zhí)行射頻測試。
[0018]進一步,單個待測器件的Y參數=采用上述的測試結構的Y參數*0.5。
[0019]綜上所示,根據本發(fā)明的射頻測試結構及射頻測試的方法,可降低去嵌化誤差,進一步提高射頻測試結果的精度。
【附圖說明】
[0020]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述,用來解釋本發(fā)明的原理。
[0021]附圖中:
[0022]圖1為現(xiàn)有技術用于射頻測試的測試結構示意圖;
[0023]圖2為本發(fā)明實施例一的測試結構示意圖;
[0024]圖3為本發(fā)明實施例二的測試結構示意圖;
[0025]圖4為現(xiàn)有技術與本發(fā)明實施例一焊盤寄生效應電磁仿真對比圖。
【具體實施方式】
[0026]在下文的描述中,給出了大量具體的細節(jié)以便提供對本發(fā)明更為徹底的理解。然而,對于本領域技術人員而言顯而易見的是,本發(fā)明可以無需一個或多個這些細節(jié)而得以實施。在其他的例子中,為了避免與本發(fā)明發(fā)生混淆,對于本領域公知的一些技術特征未進行描述。
[0027]為了徹底理解本發(fā)明,將在下列對本發(fā)明進行詳細描述,以便闡釋本發(fā)明提出的射頻測試結構及射頻測試方法。顯然,本發(fā)明的施行并不限定于半導體領域的技術人員所熟習的特殊細節(jié)。本發(fā)明的較佳實施例詳細描述如下,然而除了這些詳細描述外,本發(fā)明還可以具有其他實施方式。
[0028]應當理解的是,當在本說明書中使用術語“包含”和/或“包括”時,其指明存在所述特征、整體、步驟、操作、元件和/或組件,但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0029]實施例一
[0030]下面將結合具體實施例和附圖對本發(fā)明進行更詳細的描述,其中標示了本發(fā)明的優(yōu)選實施例,應該理解本領域技術人員可以進行修改在此描述的本發(fā)明,而仍然實現(xiàn)本發(fā)明的有利效果。
[0031]圖2示意性示出了根據本發(fā)明實施例一的兩端口測試結構,包括第一信號測試焊盤221,第一接地測試焊盤211和第二接地測試焊盤212,其中所述第一信號測試焊盤221設置于所述第一接地測試焊盤211和第二接地測試焊盤212之間;還包括第二信號測試焊盤222、第三接地測試焊盤213和第四接地測試焊盤214,其中所述第二信號測試焊盤222設置于所述第三接地測試焊盤213和所述第四接地測試焊盤214之間;接地測試焊盤均接地,從而可知實際上這些接地測試焊盤是連接在一起的,信號測試焊盤用于輸入