一種基于雙CPU控制器的watchdog電路的制作方法
【專利摘要】本實(shí)用新型公開了一種基于雙CPU控制器的watchdog電路。它包括主CPU、從CPU和三極管，所述主CPU的SPI通訊接口與從CPU的SPI通訊接口連接，所述三極管的基極連接從CPU的I/O輸出端口，所述三極管的集電極連接主CPU的RESET管腳，所述三極管的發(fā)射極接地。本實(shí)用新型利用車輛上現(xiàn)有的雙CPU控制器資源的實(shí)現(xiàn)watchdog功能，不需集成芯片，結(jié)構(gòu)簡(jiǎn)單，僅使用很少的常用、廉價(jià)元器件，降低了成本。
【專利說明】
一種基于雙GPU控制器的watchdog電路
技術(shù)領(lǐng)域
[0001 ] 本實(shí)用新型屬于汽車電子技術(shù)領(lǐng)域，具體涉及一種基于雙CPU控制器的watchdog 電路。【背景技術(shù)】
[0002]目前，汽車電子控制器實(shí)現(xiàn)watchdog功能，一般是通過集成的watchdog芯片實(shí)現(xiàn)或采用分立元件搭建電路實(shí)現(xiàn)，采用集成的watchdog芯片成本較高，而采用分立元件搭建電路實(shí)現(xiàn)watchdog功能，元器件較多，電路結(jié)構(gòu)比較復(fù)雜。
【發(fā)明內(nèi)容】

[0003]本實(shí)用新型的目的就是為了解決上述【背景技術(shù)】存在的不足，提供一種基于雙CPU 控制器的watchdog電路。
[0004]本實(shí)用新型采用的技術(shù)方案是:一種基于雙CPU控制器的watchdog電路，包括主 CPU控制器、從CPU控制器和三極管，所述主CPU控制器的SPI通訊接口與從CPU控制器的SPI 通訊接口連接，所述三極管的基極連接從CPU控制器的I /0輸出端口，所述三極管的集電極連接主CPU控制器的RESET管腳，所述三極管的發(fā)射極接地。[00〇5]本實(shí)用新型利用車輛上現(xiàn)有的雙CPU控制器資源的實(shí)現(xiàn)watchdog功能，不需集成芯片，結(jié)構(gòu)簡(jiǎn)單，僅使用很少的常用、廉價(jià)元器件，降低了成本?！靖綀D說明】
[0006]圖1為本實(shí)用新型的結(jié)構(gòu)示意圖。
[0007]圖2為本實(shí)用新型運(yùn)行時(shí)的流程圖?！揪唧w實(shí)施方式】
[0008]下面結(jié)合附圖和具體實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步的詳細(xì)說明，便于清楚地了解本實(shí)用新型，但它們不對(duì)本實(shí)用新型構(gòu)成限定。
[0009]如圖1所示，本實(shí)用新型包括主CPU控制器U1、從CPU控制器U2和三極管Q1，所述主 CHJ控制器U1的SPI通訊接口與從CPU控制器U2的SPI通訊接口連接，所述三極管Q1的基極通過電阻R1連接從CPU控制器U2的I/0輸出端口，所述三極管Q1的集電極連接主CPU控制器U1 的RESET管腳，所述三極管Q1的發(fā)射極接地。
[0010]通過主CPU控制器和從CPU控制器的SPI通訊接口實(shí)現(xiàn)信息交互，利用從CPU控制器的一個(gè)1/0輸出端口通過一個(gè)NPN三極管對(duì)主CPU控制器的RESET管腳進(jìn)行控制。主CPU控制器定時(shí)向從CPU控制器發(fā)送特定數(shù)據(jù)，如果從CPU控制器正常接收數(shù)據(jù)，則從CPU控制器1/0 輸出端口輸出低電平，對(duì)主CHJ控制器的RESET管腳保持正常運(yùn)行控制；如果由于主CPU控制器故障導(dǎo)致從CHJ控制器不能正常接收數(shù)據(jù)，從CPU控制器1/0輸出端口輸出高電平，對(duì)主 CPU的RESET管腳進(jìn)行一次復(fù)位操作，實(shí)現(xiàn)watchdog功能。[〇〇11 ]如圖2，在系統(tǒng)運(yùn)行過程中，首先主CPU控制器、從CPU控制器對(duì)端□模塊初始化。初始化完成后，主CHJ控制器通過SPI接口發(fā)送0XC3通知從CPU控制器進(jìn)入應(yīng)用程序，并且 watchdog功能開始工作。如果從CPUCPU控制器沒有接收到0XC3，保持watchdog功能關(guān)閉，主 CHJ控制器處于診斷模式。
[0012]初始化通過后，系統(tǒng)處于正常運(yùn)行狀態(tài)。主CPU控制器會(huì)以10ms周期發(fā)送0XA5,從 CPU控制器正常接收后，I/O輸出端口會(huì)一直輸出低電平保持主CPU控制器的RESET管腳為高電平，維持系統(tǒng)正常運(yùn)行。如果主CPU控制器出現(xiàn)故障，從CPU控制器不能周期性接收到 0XA5,會(huì)在I/O輸出端口輸出大約lms的高電平，主CPU控制器的RESET管腳出現(xiàn)lms低電平， 主CPU控制器立即復(fù)位，重新初始化。
[0013]以上內(nèi)容是結(jié)合具體的實(shí)施方式對(duì)本發(fā)明所做的進(jìn)一步詳細(xì)說明，不能認(rèn)定本發(fā)明的具體實(shí)施只局限于這些說明。對(duì)于本發(fā)明所屬的技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干簡(jiǎn)單推演或替換，都應(yīng)當(dāng)視為屬于本發(fā)明的保護(hù)范圍。本說明書中未作詳細(xì)描述的內(nèi)容屬于本領(lǐng)域?qū)I(yè)技術(shù)人員公知的現(xiàn)有技術(shù)。
【主權(quán)項(xiàng)】
1.一種基于雙CPU控制器的watchdog電路，其特征在于:包括主CPU控制器、從CPU控制 器和三極管，所述主CPU控制器的SPI通訊接口與從CPU控制器的SPI通訊接口連接，所述三 極管的基極連接從CPU控制器的I /0輸出端口，所述三極管的集電極連接主CHJ控制器的 RESET管腳，所述三極管的發(fā)射極接地。
【文檔編號(hào)】B60R16/02GK205573840SQ201620344944
【公開日】2016年9月14日
【申請(qǐng)日】2016年4月21日
【發(fā)明人】?jī)?chǔ)祖江, 陳芳, 張蕾, 趙偉
【申請(qǐng)人】東風(fēng)汽車公司